宇航寬輸入高效率低壓大電流二次電源的研究

吳建超，劉密，陳廣軍，趙文杰，陳永剛，萬成安

1. 北京衛星制造廠有限公司，北京 100094 2. 北京空間電源變換與控制工程研究中心，北京 100080

新一代高性能V7 FPGA已逐步在衛星上推廣應用，其核電壓低至1 V，工作電流高達40～60 A，對供電電源效率提出更高的要求。宇航電源為滿足抗總劑量和抗單粒子的指標要求，必須采用抗輻射功率VDMOS。因采用抗輻射加固措施，導致抗輻射VDMOS的開關特性、體二極管反向恢復特性遠差于同規格工業級非抗輻射功率MOS[1-2]，短期內通過工藝改進提升VDMOS的開關性能并不現實，因此優化、改進主功率拓撲成為提升電源效率的關鍵。

目前進口與國產宇航電源模塊均采用三繞組復位正激電路，最大輸出電流一般不超過16 A，滿載效率僅為80%左右[3]。應對30 A的需求，即使進行雙路并聯，損耗也高達37.5 W。文獻[4]提出一種單端正激交錯并聯電路，可以一定程度提高輸出電流，但是副邊仍采用二極管整流，且并非兩路續流管完整交錯，續流管損耗極大，實際效率基本沒有提升；文獻[5]提出一種交錯并聯雙管正激變換器，副邊采用同步整流技術，對提高效率有幫助，但是每一路雙管正激工作占空比不能超過50%，很難對寬輸入電壓范圍進行整體效率優化，另外該電路存在同步整流輕載/空載工況下電感電流反向帶來的續流管電壓尖峰過沖問題，電路可靠性低。SYNQOR公司提出一種BUCK+電流型推挽的級聯式DC/DC變換器[6]，由于副邊MOS管電壓應力小，且與輸入電壓無關，因此可選用低耐壓MOS管進行同步整流，同時可以在寬輸入電壓范圍內獲得較高的效率。但該電路需要高性能PWM控制器產生復雜的發波邏輯，目前無廠家發布對應的宇航抗輻射PWM控制器，導致其暫時難以實現宇航工程化應用。工業上常用的LLC及其衍生拓撲，雖然可以實現ZVS軟開關[7-8]，但電源效率的提高仍主要依賴于MOS管性能的提升，抗輻射VDMOS的門極寄生電荷數十倍于同規格的工業級MOS，電路中需要很大的無功環流才能實現軟開關，因此實際對效率的提升有限；另外由于存在兩只MOS管的串聯橋臂，在空間輻射環境中MOS管Vgs閾值電壓發生變化，容易引起橋臂直通，電路可靠性低，因此LLC及其他橋式拓撲在宇航電源中較少應用[9]。

本文從主功率電路拓撲選型、模態分析、電路仿真等方面對宇航寬輸入低壓大電流電源進行研究，以一臺5 V/30 A電源為例給出主功率及控制電路參數設計，最后給出仿真及電源樣機的實測結果。結果表明樣機效率可達90%以上，電源的各項穩態、動態特性良好，可靠性高，該拓撲適用于宇航應用環境。

1 諧振復位交錯并聯同步整流正激工作模態分析

1.1 主功率拓撲選型分析

為保證電源的可靠性，在正激族變換器中選擇合適的拓撲[10-12]。對于正激變換器，增大工作占空比對減小損耗具有直接的影響。正激類變換器的穩態增益為：

(1)

式中：Vout為輸出電壓；Vin為輸入電壓；D為工作占空比；n為變壓器原副邊匝比。維持輸入、輸出電壓不變，隨著占空比D的增加，變壓器匝比n等比例增大，增大匝比可以減小原邊MOS管電流峰值，從而減小MOS管開關損耗，提高變換器的效率。

在正激類拓撲中，諧振復位和有源鉗位正激變換器的工作占空比可大于50%，因此是高效率電源的優選拓撲。二者的綜合性能對比如表1所示。

表1 諧振復位和有源鉗位正激變換器對比

基于以上對比可以看出，諧振復位正激變換器的穩態和動態小信號特性均非常優越，且易于工程實現[13-14]。為滿足大電流和高效率的需求，在單路諧振復位正激電路的基礎上進行交錯并聯改進，同時對傳統的同步整流發波邏輯進行改進，以解決同步整流輕載/空載工況下電感電流反向帶來的續流管電壓尖峰過沖問題，提高電路可靠性，使同步整流技術在宇航電源中能夠真正得到應用。

1.2 工作模態分析

諧振復位交錯并聯同步整流正激變換器主電路拓撲如圖1所示。第一路正激變換器包括主功率管Q1、高頻變壓器T1、副邊整流管R1、續流管S1、輸出濾波電感L1，Lm1為T1原邊激磁電感，Clump1為折算到原邊的等效寄生電容，T1匝比n=Np：Ns。第二路電路結構相同，均以后綴2區分。兩路變換器在輸入側和輸出側并聯，共用輸入電容Cin和輸出電容Cout，Rload為等效負載。變壓器T1和T2的匝數及匝比相同。

電路的模態分析基于以下假設：

1)開關器件為理想器件，忽略導通壓降，MOS管寄生電容相等，Clump1=Clump2；

2)輸入輸出電容足夠大，能維持輸入電壓、輸出電壓為穩定直流；

3)電感電容為無損耗理想儲能元器件，電感量L1=L2；

4)忽略變壓器漏感對電路的影響。

圖1 諧振復位交錯并聯同步整流正激變換器Fig.1 Resonantreset interleaved forward converter with synchronous rectifier

采用交錯并聯技術，兩路變換器開關頻率嚴格同步，主功率管導通時間相位相差180°。為保證變壓器能夠復位，設定主功率占空比D≤0.75，以0.5

圖2 主要工作波形Fig.2 Key waveforms

模態1(t0～t1)：等效電路如圖3所示。Q1從t0時刻開始導通，由于D>0.5，Q2仍處于導通狀態，R1、R2導通，S1、S2關斷。兩路電源均通過變壓器從原邊向副邊傳遞能量。激磁電流ILm1、ILm2和電感電流IL1、IL2均線性上升。主功率MOS的電流等于激磁電流和電感電流折算到原邊電流之和。

圖3 開關模態1/5 (t0～t1/t7～t8) 等效電路Fig.3 Circuit operation diagram during t0～t1/t7～t8

模態2(t1～t3)：等效電路如圖4所示。Q2在t1時刻關斷，原本流入Q2漏級的電流流向電容Clump2，該電流等于副邊電流折算到原邊電流和激磁電流之和，直至t2時刻VdsQ2=Vin?？紤]到t1～t2時間很短，可近似認為電容充電電流恒定，Q2漏級電壓變化率為：

(2)

(3)

在t2時刻T2變壓器原邊電壓降低為0 V，整流管R2關斷，電感電流IL2通過續流管S2的體二極管續流，直至t3時刻S2開通。

圖4 開關模態2 (t1～t3) 等效電路Fig.4 Circuit operation diagram during t1～t3

模態3(t3～t5)：等效電路如圖5所示。T2變壓器去磁及反向勵磁，Q2的DS等效電容Clump2與激磁電感Lm2產生諧振，使ILm2電流過零并反向。VdsQ2電壓為正弦波波形，諧振頻率為：

(4)

DS等效電容Clump2：

(5)

式中：Coss為Q2的輸出電容；CS為副邊S2的輸出電容；CT為變壓器原邊寄生電容。在t4時刻，Q2的DS電壓達到最大值Vdsmax，此時激磁電流ILm2剛好穿過零點，磁芯復位。Vdsmax為：

(6)

t4～t5過程中，Q2的DS電壓從最大值向Vin變化，激磁電流ILm2反向，使變壓器BH曲線進入第III象限，反向勵磁。

圖5 開關模態3 (t3～t5) 等效電路Fig.5 Circuit operation diagram during t3～t5

模態4(t5～t7)：等效電路如圖6所示。Q2的漏極電壓在t5時刻達到并維持在Vin，副邊整流管R2的體二極管導通，激磁電流ILm2達到負向最大值并通過副邊進行續流，由于R2和S2同時導通，變壓器副邊被短路，ILm2維持負向最大值不變，此過程直至t7時刻Q2開通結束。在Q2開通前的t6時刻，關斷續流管S2，并驅動R2完全導通。傳統的同步整流控制在t7時刻之后才開通R2，這是本方案相比傳統同步整流的改進之處，目的是在電感電流反向時，關斷續流管的同時開通整流管，能給電感電流一個反向的續流通路，防止續流管Vds電壓產生過沖尖峰。

圖6 開關模態4 (t5～t7) 等效電路Fig.6 Circuit operation diagram during t5～t7

模態5(t7～t8)：等效電路如圖3所示。等效電路與模態1相同，直至Q1關斷結束。

模態6(t8～t9)：等效電路如圖7所示。第一路正激的工作原理與模態2中分析的第二路正激相同。

模態7(t9～t11)：等效電路如圖8所示。第一路正激的工作原理與模態3中分析的第二路正激相同。

模態8(t11～t13)：等效電路如圖9所示。第一路正激的工作原理與模態4中分析的第二路正激相同。

圖7 開關模態6 (t8～t9) 等效電路Fig.7 Circuit operation diagram during t8～t9

圖8 開關模態7 (t9～t11) 等效電路Fig.8 Circuit operation diagram during t9～t11

圖9 開關模態8 (t11～t13) 等效電路Fig.9 Circuit operation diagram during t11～t13

2 電路參數設計與仿真

2.1 電路參數設計

基于本文提出的拓撲，設計一臺5 V/30 A的電源樣機，電源輸入電壓工作范圍20～50 V，可以兼容28 V和42 V母線，30 A滿載效率不低于90%。

主功率電路的設計要結合諧振電容、激磁電感、開關頻率fs、工作占空比和Vds耐壓最大值綜合設計電路參數，基于上文的模態分析，推導得到參數計算公式：

(7)

(8)

Vds_max=Vres+Vin_max

(9)

MOS管的結電容Coss隨Vds電壓呈非線性變化，為提高諧振復位的可靠性，可先在Q1兩端并聯一個電容Cr，使其遠大于節結電容Coss，然后再調節變壓器原邊激磁電感量Lm，使之滿足式(7)的要求，由于Cr?Coss，所以只要能控制住激磁電感和外加電容的容差，就可以保證產品批量生產時諧振特性的一致性。式(8)為諧振電容的AC諧振電壓峰值，式(9)為主功率管的Vds電壓最大值。除了要確保變壓器滿足基本的磁復位要求，還要保證MOS管的DS電壓滿足電壓降額要求。主功率電路參數計算及器件選型如表2所示。

表2 諧振復位正激變換器參數匯總表

2.2 仿真分析

基于閉環仿真模型得到如圖10～圖13所示的仿真波形。圖10為20 V輸入滿載仿真波形，主管占空比61.46%，變壓器實現完整磁復位，主管Vds電壓峰值為74 V。

圖10 20 V輸入滿載仿真波形Fig.10 Simulation curves (Vin=20 V，Iout=30 A)

圖12為同步整流采用傳統發波邏輯在空載條件下的仿真波形，由于續流管關斷之前電感電流已經反向，續流管驅動關閉后經過一定的死區時間原邊主管和整流管才同時開通，此時一旦關斷續流管，反向電感電流沒有續流通路，只能給續流管的DS結電容充電，導致續流管Vds電壓過沖達到91 V，超過額定耐壓60 V，存在過壓擊穿的風險，降低電路可靠性。圖13為采用本文提出的改進同步整流發波邏輯的仿真波形，在關斷續流管的同時開通整流管，經過一定的死區時間后再開通原邊主管。改進的發波邏輯不會影響主電路的正常工作，同時可以為反向電感電流提供續流通路，從而可以有效消除電壓尖峰過沖，續流管電壓平臺維持在21 V。

圖11 50 V輸入滿載仿真波形Fig.11 Simulation curves (Vin=50 V，Iout=30 A)

圖12 傳統發波邏輯空載仿真波形Fig.12 Traditional PWM logic no load curves

圖13 改進發波邏輯空載仿真波形Fig.13 Improved PWM logic no load curves

3 試驗驗證

樣機實物如圖14所示。

圖14 5 V/30 A 150 W宇航級二次電源樣機Fig.14 Prototype of 5 V/30 A 150 W aerospace secondary power supply

圖15所示為常溫條件下，輸入電壓分別為28 V和42 V的實測效率曲線。28 V/20 A時達到峰值效率為91.8%，30 A滿載效率為90.9%。同規格進口二次電源輸出15 A時效率僅為80%左右，采用雙路并聯輸出30 A時的損耗高達37.5 W，國產電源樣機損耗僅為15 W，損耗減小高達22.5 W。

圖15 效率曲線Fig.15 Efficiency curve

圖16為28 V輸入、滿載工況下的原邊MOS管的DS電壓波形，實測Vds電壓峰值為76 V，穩態應力滿足宇航降額標準。占空比穩定無抖動。

圖16 穩態Vds電壓波形Fig.16 Curve of Vds

從圖17可以看出，當負載電流從滿載向空載進行跳變時，電感電流在過零后繼續反向過沖，在關斷續流管的同時立刻開通整流管，可以確保續流管的Vds電壓無過沖尖峰，實測波形與仿真波形可以很好地對應。

圖17 同步整流管Vds波形Fig.17 Curve of SR Vds

圖18為電源進行50%-100%-50%負載階躍波形。輸出電壓的波動峰峰值為250 mV，恢復時間小于100 μs，電源具有良好的動態響應特性。

圖19為輸出電壓滿載啟機波形。啟機時間約為2 ms，輸出電壓單調建立且無過沖震蕩。

通過以上實測結果可以看出，新研國產宇航級5 V/30 A電源效率首次超過90%，相比進口同規格模塊電源，樣機效率有超過10個點的提升，效率優勢極為明顯。電源的各項穩態、動態特性良好，可靠性高。效率的提升對于降低整星功耗和重量、提高衛星供配電單元功率密度具有十分重要的意義。

圖18 50%-100%-50%負載階躍波形Fig.18 Curve of load transient (50% and 100%)

圖19 開機輸出電壓波形Fig.19 Curve of Vout during turn-on

4 結束語

通過實際測試得到如下結論：

1)當輸出電流超過10 A時，傳統電源采用的二極管整流成為限制效率提高的關鍵因素。同步整流技術對提高電源效率具有明顯的作用，同時必須解決好同步整流輕載/空載可靠性問題，否則容易導致續流管過壓失效。

2)基于現有的抗輻射同步整流MOS管的性能，單路輸出超過15 A后效率則開始出現降低。因此針對30 A及以上的應用，采用交錯并聯技術，可以使單路工作在效率最優點。

3)合理地選擇主功率電路及優化電路參數，可以進一步提高電源效率。諧振復位正激電路相比三繞組復位正激電路可以實現更高的效率，因此是優選拓撲。同時必須對磁復位諧振參數進行合理設計，防止變壓器在極端工況出現磁飽和。

4)未來可以采用磁集成技術[15]，將輸出端的兩只電感進行集成，以進一步減小電源體積，提高電源功率密度。