可測試性設計技術與芯片質量

宋潔

【摘?要】為了適應電子系統的國產化、小型化、高性能、高可靠性的發展需求，使用芯片Die來減小體積并提高整機集成度的混合集成電路HIC、多芯片組件MCM產量日益提高。同時，由于進口芯片禁運的限制，業內對我國國產半導體集成電路芯片的質量與可靠性提出了更高的要求。在這種情況下，急需有相應的半導體集成電路芯片質量與可靠性保證方法來彌補這一短板，目前技術水平下需從設計、工藝、篩選驗證方面保證半導體集成電路芯片質量與可靠性保證方法。

【關鍵詞】可測試性設計;半導體集成電路芯片;質量

隨著集成電路設計規模增大、復雜度提高、設計周期縮短，芯片測試面臨諸多問題需要解決，已成為集成電路發展的瓶頸，因此可測性設計在芯片設計中的作用越來越重要。要實現完善的測試，需要考慮多方面測試要求，如面積開銷、測試功耗、額外引腳需求等，而選擇適用的測試策略就更為重要，合理應用DFT設計中的各種策略，從測試角度而言，可提高芯片的可測性、提高故障覆蓋率、降低硬件開銷及測試功耗等;從功能設計角度而言，合適的測試策略可使測試對功能的影響降到最低。

一、可測試性設計的重要性

KGD支持廣泛的技術和產品，確保ASIC芯片設計的高質量。首先是對于芯片設計的功能性仿真和驗證。設計工程師可以采用包括系統級仿真、R1L仿真、門級仿真、形式驗證、時序分析、功率分析、信號完整性分析等一系列的步驟和手毆來確保設計執行期望的正確功能，功能仿真是否充分或者完備。主要由功能仿真向量集來決定，通常有一些輔助的工具來評估功能仿真向量集的完備程度，功能仿真向量集同樣也可以用于生產制造芯片的后期測試，也稱為功能測試。有的工程師認為由于充分仿真過設計的電路，所以功能測試向量應該可以滿足測試的需求，實際上，功能仿真數據還很不完備，通常情況下功能測試向量所能達到的測試覆蓋率只有50%到60%左右。另外，功能性測試向量的產生和運行都十分昂貴，測試的質量也得不到保證，與此同時，功能測試向量也不便于失效器件的故障診斷。

二、可測試性的關鍵技術

1、可測試性度量。要提高產品的可測試性，首先要對產品的可測試性水平進行描述，也就是進行可測試性度量。可測試性度量方法需滿足精確性和簡單性兩個要求。所謂精確性是指可測試性度量方法能準確地預計產品測試程序生成的困難，并且定位到產品的某一部分，從而便于對產品設計進行更改。而簡單性要求則是指度量可測試性的計算量應小于測試程序生成的計算量，否則，可測試性度量方法就會失去實際的應用意義。

2、可測試性機制的設計與優化。可測試性設計的過程就是將某種能方便測試進行的可測試性機制引入到產品中，提供獲取被測對象內部測試信息的渠道。有效的設計可測試性機制是成功提高產品可測試性水平的基礎。現有的可測試性機制設計方法包括方法、電平靈敏設計、技術、邊界掃描機制等。可測試性機制的引入可以提高系統的可測試性指標，降低產品的全壽命周期費用，但同時也會在一定程度上提高產品的成本。因此，綜合權衡可測試性機制的性能和費用，進行可測試性機制的優化設計是可測試性技術能否成功應用的另一個重要因素。

3、測試信息的處理與故障診斷。為了實現提高產品質量和可靠性，降低系統全壽命周期費用的目標，要求可測試性技術能夠方便、快捷地獲取有關被測產品狀態的信息，確定產品工作正常與否、性能是否良好、是否存在故障以及存在何種故障，以便于采取調整設計、排除故障、更換備件等后續行為。在對復雜的對象進行測試時，難點往往不在于如何獲取測試信息，而在于如何對所獲取的大量信息進行處理。

三、芯片質量與可靠性保證方法

鑒于KGD技術尚不成熟，其技術難度和成本均很高，尚不具備推廣的條件。為解決這一問題，行業內比較認可的觀點是“可靠性是靠設計、制造出來的”。因此，為了保證半導體集成電路芯片的質量與可靠性，需從以下進行。

1、設計保障。對半導體集成電路芯片在以后工作條件和應用環境下，以及在規定的工作時間內可能出現的失效模式，采取相應的設計技術，使這些失效模式能夠得到控制或消除，從而使設計方案能同時滿足其功能、特性和可靠性要求。具體分為以下技術：常規可靠性設計技術。包括冗余設計、降額設計、靈敏度分析、中心值優化設計等。主要失效模式的器件設計技術。包括熱載流子效應、閂鎖效應等主要失效模式，合理設計器件結構、幾何尺寸參數和物理參數。

對主要失效模式的工藝設計保障。包括采用新的工藝技術，調整工藝參數，以提高半導體集成電路芯片的可靠性。

2、工藝保障。通過可靠性設計，為芯片的可靠性水平奠定了基礎，最終芯片產品的實際可靠性水平取決于芯片的制造工藝。為保證工藝可靠性要求的實現，從芯片生產涉及的環節應主要考慮以下方面的控制：

1）原材料控制。包括對掩膜版、化學試劑、光刻膠、特別對硅材料等原材料的控制。控制不光采用傳統的單一檢驗方式，還可對關鍵原材料采用統計過程控制SPC技術，確保原材料的質量水平高，質量一致性好。

2）工藝加工過程的控制。包括對關鍵工藝參數進行 SPC 控制、工序能力分析、設計等，同時對工藝加工關鍵環節建立工藝檢驗手段，如對氧化層的針孔和裂紋的檢驗、對可動金屬離子的檢驗、對金屬層穩定性的檢驗等。此外，工藝方面的保障還應包括對操作人員的培訓和考核、對環境潔凈度的控制和建立先進的生產質量管理信息系統等方面。

3、篩選、驗證保障。設計、加工的半導體集成電路芯片交付之前，需進行篩選、檢驗以保證芯片的質量與可靠性。對半導體集成電路芯片進行 100%篩選、鑒定檢驗和質量一致性檢驗。通過 100%篩選盡可能地剔除早期失效芯片。通過這種方式，驗證整批裸芯片的質量與可靠性水平能否滿足用戶要求和長期可靠性要求。而按不同要求檢驗的芯片分別達到相應質量等級要求。通過這種方式，不但能夠指導半導體集成電路芯片研制單位設計、制造相應質量等級要求的芯片，同時也便于使用單位選用，滿足其不同應用環境的使用需求。

目前，國內KGD技術尚不成熟，半導體集成電路芯片質量與可靠性保證的標準尚未出臺。在此背景下，提出了半導體集成電路芯片質量與可靠性保證需從設計、工藝、篩選驗證方面進行，在篩選驗證方面提出了芯片篩選相結合的方式，通過保證最大限度地滿足混合集成電路、多芯片組件對半導體集成電路芯片的質量與可靠性要求。

參考文獻：

[1]黃云，恩云飛.KGD質量與可靠性保證技術[J]. 半導體技術，2019，30（5）：40-43.

[2]史保華，賈新章，張德勝.微電子器件可靠性[M].西安：西安電子科技大學出版社，2019，03.

[3]成立，王振宇，高平，祝俊.VLSI電路可測性設計技術及其應用綜述[J].半導體技術，2019（5）：20-24.

（作者單位：中芯國際集成電路制造天津有限公司）