多通道可重構水聲信號采集模塊設計

趙晶晶，杜天為，祝萌作，許 喬，王旭光

(湖北大學 計算機與信息工程學院，湖北 武漢 430062)

0 引 言

隨著人類對海洋資源的大力開發以及聲納技術的迅速發展，各類水聲數據采集傳輸系統逐漸在水下通信、海洋資源勘探、海底隧道建設、水中目標遠程探測等領域得到了廣泛的應用[1]。由于海水介質信道復雜、信號衰減嚴重并受環境影響明顯等原因，水聲數據采集工作就顯得尤為關鍵[2,3]。近幾年來，國內的水下探測技術取得了顯著進步，在許多關鍵技術上實現了一定的突破。文獻[4]提出了一種基于FPGA的多通道水聲信號采集系統，實現了18位的數字采樣，采樣時鐘由FPGA提供；文獻[5]設計了一種用于聲納水下多通道數據采集的電路模塊，分別使用ADS1278和BF537作為模數轉換芯片和主控芯片，最大采樣率為32 kSPS，系統同步采用RS485傳輸時鐘與同步脈沖的方式；文獻[6]提出了一種基于Zynq-7000的水聲信號采集存儲系統，實現了16位采集精度；文獻[7]設計實現了一種基于ARM芯片的單通道低功耗海洋聲信號高速數據采集系統，并且集成了溫度傳感器、壓力傳感器和同步模塊，最高采樣率50 kSPS；文獻[8,9]都以FPGA為控制核心，分別設計了針對電容式聲壓傳感器陣列信號和低頻水聲信號探測的數據采集存儲系統，采樣率10 kSPS，采集精度為16位。

上述典型設計與國外先進技術相比，仍然存在系統架構及連線關系比較復雜導致可靠性差、同步方式落后因而同步精度不高、工作頻帶固定造成系統通用性不強、性能指標有待進一步提高等問題。針對以上應用背景及技術需求，本文設計了一種多通道、工作頻帶可重構、采樣率可調、增益可調以及可實現納秒級精確時間同步的小體積高集成度的水聲信號采集模塊。

1 采集模塊性能指標

本文設計的用于水聲信號的數據采集模塊是整個聲納探測處理系統的模擬前端，主要任務是對矢量水聽器產生的4通道的水聲信號進行同步采集和處理，設計需求與技術參數為：

(1)工作頻帶：10 Hz～40k Hz范圍內實時可重構；

(2)增益范圍：20 dB～60 dB多級實時可調；

(3)采樣率：16 kSPS～192 kSPS多級采樣率實時切換；

(4)分辨率：24 bit；

(5)支持自檢功能；

(6)各數據采集節點高精度同步，經十級交換機同步誤差小于2 μs。

2 采集模塊設計方案

水聲信號數據采集系統集數據的采集與傳輸、電源分配、時鐘同步三大要素于一身，是聲納系統性能的保障[10]。水聲信號作為模擬信號，在傳輸過程中具有易衰減易受到外界因素干擾的特點，從而導致信號質量下降。而數字信號因為具有較強的抗干擾能力，更適合遠距離及惡劣環境下的信號傳輸。為保證采集到的水聲信號較少受到噪聲的影響，應盡可能縮短模擬信號的傳輸距離，因此采用如圖1所示的系統整體設計方案，即：將水聽器輸出的模擬信號通過雙絞線短距輸出到“一對一”的數據采集模塊進行調理、模數轉換并打包，再由核心控制模塊通過千兆以太網鏈路傳輸至萬兆交換機，最后到達信號處理機進行后續信號處理。

圖1 水聲信號數據采集系統框架

2.1 電路總體結構

在數據采集模塊電路設計中，需要遵從以下幾個主要原則。其一是標準化，應該盡可能選擇常用電路，做到各部分各盡其用；其二是節能，尤其是在某些依靠電池供電的應用場景，功耗的高低直接影響其工作時間；其三是穩定性，能夠在不同環境中長時間穩定的工作；其四是安全性，保證電氣性能安全，不發生漏電事故；其五是準確性，模塊各通道需要保持實時同步采集，這對系統的時間同步精度提出了很高的要求；其六是兼容性，方便與其它設備進行數據通信。

本設計中的采集模塊電路結構框架如圖2所示，主要包括固定增益前置放大電路、可重構濾波電路、可控增益放大電路、A/D轉換電路以及信號自檢電路。模塊用于采集矢量水聽器信號，由1路聲壓信號和3路質點振速矢量信號組成，因此需要完成4路模擬信號的調理與采集，還依據需求集成了自檢功能。采集模塊是網絡供電技術的受電端，因此只需將電源進行板內二次分配。為了減小系統自噪聲，提升性能，將模擬電路緊挨水聽器設計，以避免較長的模擬信號走線，減小模擬前端的共模干擾。

圖2 數據采集模塊電路結構框架

2.2 芯片選擇及電路設計

2.2.1 前置放大電路設計

由于水聲信號通常為微弱信號，因此數據采集模塊的模擬信號放大部分包含兩級放大電路，其中第一級為20 dB固定增益前置放大，采用Analog Devices公司的AD8221芯片，該芯片是一款增益可編程、高性能儀表放大器，通過單一外圍電阻RG可將增益設置為1至1000。在設計中需要將前置放大電路與水聽器盡可能靠近，以縮短信號走線長度，減小噪聲干擾。又因為水聽器的輸出信號一般為瞬時電壓尖峰脈沖的形式，且可能會由于受到干擾而使前置放大電路飽和。為避免損壞電路器件，在前置放大電路的輸入端設計了差分輸入保護電路，以確保輸入到放大電路的信號峰峰值不大于二極管閾值電壓。前置放大電路的設計原理如圖3所示。

圖3 前置放大電路原理

2.2.2 可重構濾波電路設計

針對采集模塊工作頻帶在10 Hz-40 kHz范圍內可重構的需求，并濾除設定頻帶外的干擾信號，設計了可重構帶通濾波電路，采用兩片美信MAX7490可編程有源通用濾波器芯片搭建。該芯片內部包含兩個相同的低功耗，寬動態范圍的2階通用濾波器單元，每個單元都可以隨外部電路的不同連接而實現低通、高通、帶通、帶阻的功能，并通過控制外部時鐘頻率CLK對濾波器的截止頻率進行調節。

本設計中將兩片MAX7490級聯使用，其中第一片配置為兩級相連的高通濾波器，第二片中的兩個濾波器單元則配置為獨立的一級低通濾波器分別供兩個信號通道使用，因此對單個通道而言構成了4階高通濾波與2階低通濾波級聯的帶通濾波器結構，提高了低頻端的頻率選擇特性。通過獨立調節兩片MAX7490的截止頻率即可改變帶通濾波器的中心頻率及帶寬，從而實現采集模塊的工作頻帶可重構，其工作原理及電路如圖4所示。

圖4 可重構帶通濾波器級聯結構及電路原理

2.2.3 可控增益放大電路設計

不同應用場景下所采集的水聲信號幅值波動較大，當信號幅值太小時不利于進行數據采集和分析，影響采樣精度；而信號太大又會導致限幅，使采樣失真，經過數據處理無法恢復原始信號。因此為了提高量化精度，充分利用AD芯片的動態范圍，采集模塊的第二級放大電路應可針對幅值不同的水聲信號進行增益調節。設計中采用了美信MAX9939芯片，該芯片為全差分可編程增益放大器，可通過SPI接口在0.2倍至157倍較寬范圍內設置差分增益，滿足采集模塊0 dB-40 dB的增益控制指標要求。圖5所示為可控增益放大電路原理圖。

圖5 可控增益放大電路原理

2.2.4 模數轉換電路設計

兩級放大之后的水聲信號再經過驅動放大即進入模數轉換芯片(ADC)，其主要作用是將連續的模擬信號轉換成數字信號，ADC芯片的性能好壞將直接影響到數據采集的質量。根據實際設計需求，本文選用了Analog Devices公司的4通道24位同步采樣Σ-Δ型模數轉換器AD7768-4，采樣速率最高可達256 kSPS，動態范圍108 dB，最大帶寬為110.8 kHz。AD7768-4用戶可在輸入帶寬、輸出數據速率和功耗之間進行權衡，并選擇低功耗(最大32 kSPS、13.8 kHz輸入帶寬、每通道9.375 mW)、中速(最大128 kSPS、55.4 kHz輸入帶寬、每通道27.5 mW)、快速(最大256 kSPS、110.8 kHz輸入帶寬、每通道51.5 mW)3種工作模式之一以優化噪聲目標和功耗。

2.2.5 自檢電路設計

由于數據采集模塊應具備自檢功能，因此采用Analog Devices公司的DDS芯片AD9837產生自檢信號。該芯片是一款超低功耗、高精度、可編程波形發生器，能夠產生正弦波、三角波和方波輸出。輸出頻率和相位可通過軟件進行編程，調整簡單。同時配置了模擬開關對DDS自檢信號和采集到的水聲模擬信號進行切換：當選擇輸出DDS產生的可調頻正弦波自檢信號時，經過與水聲信號同樣的調理電路，即可實現調理電路的故障定位、多通道幅相一致性測試等功能。

3 時鐘同步方案與顯控軟件設計

3.1 時鐘同步方案

在許多應用中，往往需要若干個水聲信號采集模塊組成分布式網絡來完成數據的采集，而且通常采集節點的數目也并不相同。因此采集模塊應配套網絡時鐘同步系統，從而給所有采集節點提供精確的相位對齊的周期性脈沖。各采集模塊收到該同步脈沖后，可觸發AD進行同步采樣。時鐘同步技術使得各個采集通道在誤差允許范圍內完成同步采樣，時鐘同步精度直接影響到所采數據的相位一致性。

IEEE 1588V2定義的精確時間同步協議為時鐘同步方案提供了新的思路[11,12]，IEEE 1588V2協議是電氣和電子工程師協會頒布的“網絡測量和控制系統的精密時鐘同步協議標準”，其同步原理如圖6所示。主時鐘和從時鐘按照該標準規定的流程頻繁地進行包含時間戳信息的報文交換，在假定相應的時延和時間原點的基礎上，通過特定算法計算出主時鐘與交換機之間時間偏差、交換機與從時鐘之間的時間偏差，從而得到從時鐘相對主時鐘的時間偏差，進而對本地時鐘進行校正以實現主從時鐘同步。另外從時鐘還可以根據多個報文的時間戳得到本地晶振與主時鐘晶振的頻差，然后通過DA對本地晶振的頻率進行調節，從而達到主從時鐘間的頻率同步。

圖6 PTP同步基本原理

與本設計中數據采集模塊相配套的核心控制模塊，其時鐘系統完全遵循IEEE 1588V2標準規范，采用Xilinx最新的ZYNQ7000系列SOC實現，支持PTP主鐘模式和從鐘模式，能夠進行相應的設置以滿足不同組網方案中對時間同步的不同功能需求；同時支持P2P和E2E兩種延時機制，以適應不同的網絡負載環境，與交換機之間具有很好的兼容性，為整個分布式數據采集網絡提供精確的時間同步。該時間同步系統已經具備良好的硬件基礎，時間戳同步精度為8 ns，能夠穩定實現PTP主鐘模式。根據PTP相關算法，即可增加PTP從鐘模式的授時精度，滿足系統同步采集的需求。

3.2 處理機顯控軟件設計

水聲信號采集模塊的處理機顯控軟件基于QT5.1開發，具有較高可移植性，可快速移植到Window、Linux等操作系統上。處理機與終端采集節點采用C/S架構，使用TCP協議通信，具有可靠穩定的特點。終端采集節點用于連接矢量水聽器，采集水聲數據并形成以太網數據分組發送至處理機。處理機端則運行顯控軟件，用于管理各終端采集節點，設置工作參數，切換工作狀態，并實現所采集數據的顯示、存儲與轉發，采集節點工作過程中的測試等，主要功能包括：

(1)查看各采集節點模塊的同步狀態；

(2)對采集節點模塊進行工作頻帶、信號增益及采樣率實時調節；

(3)對采集節點所采數據進行記錄；

(4)查看各通道波形及頻譜圖；

(5)系統性能指標分析。

處理機根據采集節點模塊的采樣率不同，最多可以同時收集100路采集節點的數據，并動態管理采集節點上線掉線。

啟動軟件，待各采集節點進入采集狀態后，可以在顯控軟件界面上看到各采集節點傳來的實時數據波形，圖7所示為某采集節點的4通道信號時域波形圖。顯控軟件主界面主要由功能按鈕區、采集節點IP列表區、信息顯示區、波形顯示區和狀態顯示區5個部分組成。

圖7 處理機顯控軟件主界面及4通道信號時域波形

點擊頻譜圖彈出對話框，可顯示當前通道的信號頻譜，如圖8所示。

圖8 單通道信號頻譜

點擊性能指標按鈕，彈出對話框，然后點擊“開始計算”，即可針對采集到的數據進行分析，大概5 s～10 s生成分析結果，包含諧波失真、有效幅值、直流偏移、相位一致性等性能指標，如圖9所示。在完成全部工作節點的所有通道數據存儲后，用戶也可將數據導出，并利用Matlab或者其它相關軟件進行采集數據的分析工作。

4 性能測試

數據采集模塊實物如圖10所示，該模塊長10.5 cm(不含引線)，寬3 cm，高2.5 cm，具有體積小集成度高的特點。在溫度15 ℃～35 ℃，相對濕度25%～75%，且有良好的接地和隔離工業干擾、天電干擾和火花干擾的環境下對該數據采集模塊進行了性能測試。

圖10 數據采集模塊實物

4.1 幅度一致性

由信號發生器向采集模塊的所有通道正輸入端(負輸入端接地)或負輸入端(正輸入端接地)輸入不同幅度不同頻率值的正弦波，采樣率為16 kSPS，設Vppj為各通道正弦信號的峰峰值，利用下式計算通道幅度誤差

(1)

若誤差值≤1 dB，則判決為合格，否則為不合格。幅度一致性測試結果見表1，結果表明輸入信號通過采集模塊后，各通道輸出信號幅度基本保持一致，符合設計要求。

表1 幅度一致性測試結果

4.2 相位一致性

將通道1作為基準通道，找到基準通道基頻信號的對應頻點，然后分別計算各測試通道信號在該頻點處的相位與基準通道之間的相位差和時間延時并進行記錄。相位一致性測試結果見表2，測試結果表明各通道時間延時均在 ±50 ns 以內，符合設計要求。

表2 相位一致性測試結果

4.3 諧波失真

由信號發生器向采集模塊的所有通道正輸入端(負輸入端接地)或負輸入端(正輸入端接地)輸入幅度為500 mV、不同頻率的正弦波，設置AD采樣率為16 kSPS，若各通道諧波失真≤-75 dB則判決為合格，否則為不合格。諧波失真測試結果見表3，結果表明采集模塊各通道諧波失真滿足要求。

表3 諧波失真測試結果

4.4 動態范圍

將采集模塊所有4通道的模擬輸入短路接地，啟動顯控軟件，對所有通道同時進行采樣，采樣率為16 kSPS，每通道樣點數N=32768。數據采集完成以后，計算各通道等效輸入端噪聲(調理電路總增益為20 dB)及動態范圍，若所有通道的動態范圍≥90 dB，則判決為合格，分析結果見表4。從表中可以看出，采集模塊各通道動態范圍滿足要求。

表4 動態范圍測試結果

4.5 通道串擾

將采集模塊奇數通道的模擬輸入短路接地，由信號發生器向偶數通道正輸入端(負輸入端接地)或負輸入端(正輸入端接地)輸入700 mV不同頻率的正弦信號，采樣率為16 kSPS，若所有通道的通道串擾≤-80 dB，則判決為合格。測試結果見表5，測試結果表明采集模塊各通道通道串擾能夠滿足要求。

表5 通道串擾測試結果

5 結束語

本文針對目前水聲信號采集模塊存在的通用性不強、采樣率較低、時鐘同步精度較差、體積較大等問題，設計了一種新型4通道水聲信號采集模塊，具有24位采集分辨率，可實現采樣率16 kSPS～192 kSPS實時可調。該采集模塊加入了可重構帶通濾波器設計，因此可在10 Hz～40 kHz頻率范圍內自由調節工作頻帶，能夠滿足不同的采集應用場景，具有較強的靈活性。并且該模塊采用FPGA作為主控，實現了基于IEEE 1588V2標準規范的精確納秒級時鐘同步。數據采集模塊與核心控制模塊采用疊層設計，具有更小的體積，更高的集成度。經過測試，文中所設計的多通道水聲數據采集模塊實現了各項設計指標，可以用于水聲基礎科研、聲納開發和水聲通信研究等領域。