高速數(shù)字電路設(shè)計(jì)技術(shù)的應(yīng)用研究

包寅寅

（遼寧科技大學(xué)，遼寧 鞍山 114051）

0 引言

隨著科學(xué)的進(jìn)步與時(shí)代的發(fā)展，計(jì)算機(jī)逐漸走進(jìn)千家萬(wàn)戶，人們對(duì)計(jì)算機(jī)的要求越來(lái)越高，計(jì)算機(jī)的更新也越來(lái)越快，由于計(jì)算機(jī)也是建立在高速數(shù)字電路的基礎(chǔ)上，作為基層的高速數(shù)字電路也要不斷地向前進(jìn)步。而隨著高速數(shù)字電路在世界上各個(gè)地方的應(yīng)用越來(lái)越廣泛，高速數(shù)字電路自身的發(fā)展對(duì)世界上計(jì)算機(jī)科技的發(fā)展也起到了越來(lái)越重要的作用。設(shè)計(jì)者在設(shè)計(jì)高速數(shù)字電路的時(shí)候要對(duì)多方面的因子進(jìn)行詳細(xì)的考慮，其中第一個(gè)就是設(shè)計(jì)者設(shè)計(jì)的高速數(shù)字電路的邏輯是否合理， 有一個(gè)完整且合理的邏輯，信號(hào)才能完整地傳輸，有一個(gè)清晰的邏輯以便于對(duì)其進(jìn)行改造；二是要有應(yīng)變性，即高速數(shù)字電路的設(shè)計(jì)不是一成不變的，要根據(jù)實(shí)際的情況不斷地對(duì)電路進(jìn)行改造與技術(shù)的優(yōu)化，從而讓通信的質(zhì)量進(jìn)一步得到提升。 在設(shè)計(jì)高速數(shù)字電路的時(shí)候，所有的設(shè)計(jì)者都需要長(zhǎng)期研究的問(wèn)題是如何才能夠?qū)⒃O(shè)計(jì)出來(lái)的電路更好地與實(shí)際生產(chǎn)生活結(jié)合起來(lái)，將設(shè)計(jì)出來(lái)的產(chǎn)品更好地運(yùn)用到實(shí)際的生產(chǎn)生活中。

1 高速數(shù)字電路的相關(guān)的資料

1.1 相關(guān)的概念

高速數(shù)字電路的一般定義是指含有數(shù)字信號(hào)的電路在短時(shí)間內(nèi)其數(shù)字信號(hào)發(fā)生了大量的變化，而這一變化導(dǎo)致了該電路所模擬的電路發(fā)生了一些改變，其改變的方面有很多，包括但不僅限于電路中相關(guān)的電阻、電感以及電容等方面[1]。數(shù)字電路的設(shè)計(jì)十分的復(fù)雜，包含了許多重要的理念，但是在這些理念之中有著兩個(gè)最重要且設(shè)計(jì)者必須考慮的理念：第一個(gè)理念叫作集總參數(shù)系統(tǒng)，集總參數(shù)系統(tǒng)可以說(shuō)是在一種理想的狀況之下考慮電壓與電流的關(guān)系，在這個(gè)狀態(tài)下，它們之間的關(guān)系相互獨(dú)立不受外界其他因素的影響，同時(shí)傳輸?shù)馁|(zhì)量盒器件的無(wú)關(guān)，也就是說(shuō)在這個(gè)狀態(tài)之下電路中的數(shù)字信號(hào)在整個(gè)傳輸?shù)倪^(guò)程之中，其信號(hào)不會(huì)受各種因素的影響，也就是說(shuō)不會(huì)出現(xiàn)電路信號(hào)存在著畸形的問(wèn)題；第二個(gè)重要的概念就是分布系統(tǒng)參數(shù)，這個(gè)參數(shù)在數(shù)字電路的設(shè)計(jì)中應(yīng)用十分廣泛，由于在傳輸信號(hào)傳輸?shù)倪^(guò)程中需要考慮各種影響因素，而這個(gè)參數(shù)就是由此來(lái)的，因此，分布系統(tǒng)參數(shù)最大的特征就是設(shè)計(jì)出來(lái)的電路與實(shí)際運(yùn)行的效果是十分接近的。

1.2 主要的問(wèn)題

在設(shè)計(jì)高速數(shù)字電路的時(shí)候應(yīng)該將提高電路傳輸信號(hào)的質(zhì)量作為首要考慮的因素。因?yàn)樵趥鬏斶^(guò)程中能夠?qū)π盘?hào)質(zhì)量產(chǎn)生影響的因素有很多，但是對(duì)其影響最大的因素就是信號(hào)的完整性。一旦信號(hào)的完整性被壞了，那么所接收到的信號(hào)就不完整，也就是“失真”現(xiàn)象。 失真現(xiàn)象在信號(hào)的傳輸中會(huì)造成極大的危害，其中最重要的方面就是失真會(huì)導(dǎo)致重要的數(shù)據(jù)在傳輸過(guò)程中會(huì)受到破壞，對(duì)整個(gè)電路中數(shù)字電路信號(hào)的完整性造成極大的影響。 另外，工作環(huán)境中出現(xiàn)失真現(xiàn)象會(huì)導(dǎo)致系統(tǒng)在工作中出現(xiàn)混亂的現(xiàn)象，從而導(dǎo)致系統(tǒng)在工作中失去應(yīng)有的功能，無(wú)法發(fā)揮其該有的作用，其中最為嚴(yán)重的是在失真環(huán)境下工作將會(huì)有極大的可能將整個(gè)數(shù)字電路系統(tǒng)陷入癱瘓的情景之中，對(duì)整個(gè)數(shù)字電路的運(yùn)作帶來(lái)極大的困難[2]。

2 高速數(shù)字電路設(shè)計(jì)及應(yīng)用

2.1 信號(hào)的完整性設(shè)計(jì)及應(yīng)用

高速數(shù)字電路能夠在實(shí)際的生產(chǎn)生活中得以有效應(yīng)用的前提是保證其信號(hào)的完整性。有相關(guān)的研究表明， 對(duì)高速數(shù)字電路影響的因素主要有以下兩個(gè)：第一是反射因素，高速數(shù)字電路在其運(yùn)行的過(guò)程中會(huì)產(chǎn)生一定的噪聲，但是其在抵抗噪聲的時(shí)候也會(huì)發(fā)生反射的現(xiàn)象，破壞了信道的完整性。 在高速數(shù)字電路的線路之中還有可能會(huì)存在因負(fù)載與阻抗之間不匹配而導(dǎo)致的信道反射問(wèn)題， 也會(huì)破壞信號(hào)的完整性。除此之外，高速數(shù)字電路在設(shè)計(jì)的時(shí)候，設(shè)計(jì)者考慮不周而導(dǎo)致所設(shè)計(jì)的線路連接與規(guī)范不符合，會(huì)有可能造成線路之間出現(xiàn)相互反射的現(xiàn)象，從而影響信號(hào)的完整性。第二個(gè)是信號(hào)串?dāng)_。隨著時(shí)代的改變，計(jì)算機(jī)的小型化、便攜化是一個(gè)熱點(diǎn)，這就造成了現(xiàn)今數(shù)字電路設(shè)計(jì)中最大的特征：集成性高。 數(shù)字電路的體積日漸縮小，性能還要不打折扣，因此，數(shù)字電路內(nèi)部的線路也就日趨密集， 導(dǎo)線之間的距離大幅度地縮短， 這樣極易導(dǎo)致電路之間出現(xiàn)電磁耦合的現(xiàn)象，然后出現(xiàn)信號(hào)串?dāng)_的問(wèn)題， 從而破壞了信號(hào)的完整性。由于上述種種原因，設(shè)計(jì)者在設(shè)計(jì)高速數(shù)字電路過(guò)程中要對(duì)兩個(gè)影響因素進(jìn)行充分的考慮。既要保證設(shè)計(jì)出來(lái)的數(shù)字電路的線路是高集成性的，設(shè)計(jì)時(shí)要將數(shù)字電路的線路布局進(jìn)行合理的安排，又要充分了解其使用的器件的詳細(xì)信息，從而保證其各項(xiàng)參數(shù)以及負(fù)載、阻抗之間能夠相互匹配，以便于設(shè)計(jì)者在對(duì)電路進(jìn)行設(shè)計(jì)的過(guò)程中，能夠有效地避免或者反射問(wèn)題以及信號(hào)串?dāng)_問(wèn)題，從而保證信號(hào)的完整性，以便于在實(shí)際生產(chǎn)和生活中能夠滿足其需求。

2.2 電路電源的設(shè)計(jì)及應(yīng)用

高速數(shù)字電路設(shè)計(jì)之中要用到很多材料， 因此，要仔細(xì)挑選，因?yàn)檫@些器件可以直接對(duì)電源的穩(wěn)定性造成影響，在數(shù)字電路的設(shè)計(jì)中需著重考慮。 電源穩(wěn)定性是指在運(yùn)行過(guò)程中電路所形成的電源波的形質(zhì)量。 就目前而言，這設(shè)計(jì)過(guò)程中低電壓源器的應(yīng)用十分廣泛。根據(jù)當(dāng)下的研究與報(bào)告可以得知以下兩個(gè)因素應(yīng)該著重考慮：第一，由于數(shù)字電路處于高速運(yùn)行之中將會(huì)產(chǎn)生較大的瞬時(shí)電流，產(chǎn)生的瞬時(shí)電流會(huì)對(duì)信號(hào)的完整性造成巨大的破壞；第二，在高速數(shù)字電路的設(shè)計(jì)中電感在線路中存在的數(shù)量是非常多的，電感數(shù)量多了就會(huì)導(dǎo)致電路的回路阻抗變得很大，這也會(huì)影響電源的完整性。 為避免阻抗耗損，我們要想辦法消除電路的阻抗， 電路沒(méi)有阻抗則是一種理想狀態(tài)，然而在現(xiàn)實(shí)生活中是不可能做到的。鑒于此，設(shè)計(jì)者在設(shè)計(jì)高速數(shù)字電路的過(guò)程中應(yīng)當(dāng)著重對(duì)這兩方面進(jìn)行考慮。 在當(dāng)前高速數(shù)字電路的設(shè)計(jì)之中，最為常用的是銅質(zhì)材料，但是由于使用銅質(zhì)材料會(huì)產(chǎn)生諧振效應(yīng)， 再加上銅質(zhì)材料也不能滿足阻抗的需求，為了滿足實(shí)際生產(chǎn)生活中的需要，因此，電路之間普遍采用的是去耦電容。當(dāng)電路處于不同的頻率之中其所表現(xiàn)出來(lái)的電阻與電容的特性并不一致，如在較高的工作頻率下表現(xiàn)出他的電阻特性，可以將電容理解成一個(gè)諧振電路串聯(lián)與電路之中。

3 高速數(shù)字電路設(shè)計(jì)的發(fā)展趨勢(shì)探析

首先，應(yīng)該對(duì)電路在運(yùn)作過(guò)程中所產(chǎn)生的噪聲干擾問(wèn)題進(jìn)行著重的考慮，還要注意對(duì)元件進(jìn)行仔細(xì)的選擇，要充分保證在數(shù)字電路中電源和負(fù)載、阻抗之間是相互匹配[3]。

其次，在數(shù)字電路設(shè)計(jì)中設(shè)計(jì)者應(yīng)當(dāng)學(xué)習(xí)如何使用電路模擬技術(shù)對(duì)電路進(jìn)行設(shè)計(jì)，這么做既能提高設(shè)計(jì)者的效率， 又能將設(shè)計(jì)的成本進(jìn)行大幅度的降低。設(shè)計(jì)時(shí)可以對(duì)其不同的用途將其拆分為不同的模塊進(jìn)行設(shè)計(jì)，最終再進(jìn)行一個(gè)有機(jī)的整合，聚合為一個(gè)整體。 每個(gè)模塊需要反復(fù)進(jìn)行試驗(yàn)，一是確保設(shè)計(jì)的方是的可行的，二是使方案實(shí)施的穩(wěn)定性更加高。

4 結(jié)語(yǔ)

隨著科學(xué)技術(shù)的蓬勃發(fā)展，計(jì)算機(jī)的發(fā)展日新月異，各種電子器具的更新?lián)Q代也是越來(lái)越快，再加上對(duì)計(jì)算機(jī)小型化， 電器功能復(fù)雜化等時(shí)代的要求，高速數(shù)字電路也更加偏向微型化，集成化，因此，對(duì)高速數(shù)字電路的設(shè)計(jì)要求也越來(lái)越高。本文旨在針對(duì)高速數(shù)字電路設(shè)計(jì)中遇到的種種問(wèn)題進(jìn)行一個(gè)簡(jiǎn)要的分析，其主要是提供給高速數(shù)字電路設(shè)計(jì)者一個(gè)理論上的參考。