新型關鍵參數盤裝監測裝置研制

王 麟，戴思丹

(核工業理化工程研究院，天津 300180)

盤裝監測裝置是工程應用和某實驗階段的必備儀器，該監測裝置能夠實現關鍵參數的實時監測，從而保證設備的正常安全運行。盤裝監測裝置是一種安裝在正常使用時操作人員可接近的盤面(由一個或幾個安裝儀表的屏、柜、臺或架組成的構件)上的儀表，常用于某實驗時的關鍵參數監測。由于現有的盤裝監測裝置研制時間較早，所用電子元器件老舊，且部分器件已經淘汰，生產和維修陷入困境。隨著芯片制造工藝的飛速發展和電路設計不斷改進，采用新型芯片和軟硬件設計的監測裝置體積更小、可靠性更高、功能更加完善，能夠更好的滿足實時監測的需求。因此，為了滿足某實驗的實際需求，研制新型盤裝監測裝置，對某實驗的順利開展具有重要意義。

1 研制目標

研制適用于關鍵參數采集的盤裝監測裝置，要求參數測量精度與原有監測裝置相當，即參數1測量精度至少達到±0.5 s-1，參數2測量精度至少達到±0.5 W，且具備參數顯示和復位功能，滿足使用中的實際需求。

2 外形結構設計

外殼上需要設置固定位置，且有配套緊固件與其結合使用，前面板應具備關鍵參數顯示窗口和復位按鈕，且其內部相應位置留有電路板的安裝位置，后背板上有相應接口或端子。綜合以上需要，考慮內部電路板的大小和位置，設計前面板薄膜鍵盤的樣式示于圖1，使用時將該薄膜鍵盤黏貼于前面板凹槽內，其上復位按鍵與顯示電路板對應連接，顯示電路板上的數碼管可借助于該薄膜鍵盤上的串口進行顯示。

圖1 薄膜鍵盤示意圖Fig.1 Schematic diagram of membrane keyboard

監測裝置整體外形示意圖示于圖2，監測裝置前面板上設有關鍵參數顯示框和復位按鈕，并且印有監測裝置型號和研制單位等信息；監測裝置的主體外殼兩側有安裝孔，用來配合緊固件與盤面進行安裝；背板上的輸入輸出端子與電源供電線、傳感器信號輸入線等連接。

圖2 新型盤裝監測裝置外殼示意圖Fig.2 Schematic diagram of the shell of the new panel monitoring device

裝置后端輸入輸出端子示意圖示于圖3，“24V+”、“24V-”和“GND”表示24 V電源輸入正負端子和接地端子；“A#”、“B#”、“C#”和“備用”表示參數選擇輸入端子，其中使用跳線短接兩個“A#”端子，表示選擇設備型號為A號，使用跳線短接兩個“B#”端子，表示選擇設備型號為B號，使用跳線短接兩個“C#”端子，表示選擇設備型號為C號，使用跳線短接兩個“備用”端子，表示選擇設備型號為備用(可用于試驗機型)；“IN+”和“IN-”為傳感器信號輸入端子，其余“NC”為未使用端子。在該監測裝置后端正下方設有該臺監測裝置的條形碼編號，以便維修人員識別該監測裝置的相關信息。

圖3 裝置后端輸入輸出端子示意圖Fig.3 Schematic diagram of the input and output terminals at the rear of the device

監測裝置內部結構示意圖示于圖4，顯示電路板安裝在前面板上，然后再與支架連接固定。主控電路板直接與支架固定，兩塊電路板件通過排線連接。接線端子塊與支架固定，它與主控電路板通過排線連接。主體外殼通過螺釘與支架連接，將內部結構保護起來。

圖4 新型盤裝監測裝置內部結構示意圖Fig.4 Schematic diagram of the internal structure of the new panel monitoring device

3 硬件選型及設計

3.1 硬件選型

參考國內同類產品硬件設計，結合新型盤裝關鍵參數監測裝置的研制目標，考慮兼容性、經濟性和擴展能力，本文主控電路單片機采用C8051F040。它是一款高速、高可靠性、低功耗的單片機，內含5個定時器/計數器，8個輸入/輸出口，資源豐富[1]。其最大系統時鐘頻率達到25 MHz，應用外部中斷可對參數1整形電路的方波信號進行精確計數采集，具有6個捕捉/比較模塊的可編程計數器/定時器陣列，靈活配置定時器可保證對參數2的精確定時計算，能夠滿足監測裝置的研制需求。另外，該芯片在同類產品中廣泛使用，長期無故障運行，表明其可靠性較高[2]。

數字電路選用ALTERA公司的EPM3064ATC，這款CPLD具有集成度高、資源豐富、抗干擾能力強等特點，并且支持3.3 V供電，與C8051F040接口供電兼容。其引腳間最大延遲僅為4.5 ns，可有效保證對于參數2計算時C8051F040外部中斷的精準觸發，從而保證參數2的準確測量[3-4]。放大整形電路采用AD822雙通道低功耗運算放大器芯片和LM393電壓比較器芯片，主要用來將傳感器信號整形成特定幅值的方波，以供主控電路采集處理。組合應用放大器和電壓比較器，可以保證小信號的采集，同時濾除干擾信號，從信號處理方面為參數1和參數2的準確測量提供保障[5]。

顯示電路共需要9個數碼管，經調研決定采用1個兩位數碼管和1個三位數碼管組成參數1顯示框，采用1個四位數碼管作為參數2顯示框。采用2個74HC164移位寄存器級聯來驅動9個數碼管。

供電電路選用金升陽WRB2405S-3WR2電源模塊，將24 V電壓轉換為5 V，并且具備持續短路保護和短路自恢復功能。采用AS1117芯片將5 V轉化為數字電路所需的3.3 V電壓。

3.2 硬件設計

根據以上硬件選型進行電路設計，其連接方式示于圖5。傳感器信號首先進入放大整形電路，然后經整形濾波的信號同時進入主控電路和數字邏輯電路，根據功能選擇電路的配置，經主控電路與邏輯電路計算處理后，送顯示電路，在驅動電路驅動下進行關鍵參數顯示。同時，電源供電電路將輸入的24 V電壓轉化為5 V和3.3 V供整個電路使用。

圖5 新型盤裝監測裝置電路示意圖Fig.5 Schematic diagram of the circuit of the new panel monitoring device

3.2.1放大整形電路 在放大整形電路中(圖6)，傳感器信號首先經過RC濾波器進行濾波，然后通過AD822的兩極放大器將原始信號放大，再通過LM393電壓比較器，將原類正弦信號整形成方波信號SIN，以供主控電路和數字邏輯電路采集處理。該電路主要完成原傳感器信號的濾波整形放大，將信號中的有效信息變成可以被單片機采集處理的方波信號。

圖6 放大整形電路原理示意圖Fig.6 Schematic diagram of amplifying and shaping circuit

3.2.2主控電路和數字邏輯電路 如圖7所示，經放大整形電路處理過的SIN方波信號首先進入C8051F040單片機，提取方波信號中的參數1信息，同時單片機利用CPLD芯片組成的D觸發器控制單片機的外部中斷，控制內部計數器和定時器的結算，經計算得到關鍵參數數據。采用Verilog硬件描述語言在QUARTUS Ⅱ軟件平臺上完成CPLD中D觸發器的設計。Verilog是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模。被建模數字系統對象的復雜性介于簡單的門和完整的電子數字系統之間[6-7]。Verilog以文本形式描述數字系統硬件的結構和行為，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能[8]。

圖7 主控電路和數字邏輯電路原理示意圖Fig.7 Schematic diagram of main control circuit and digital logic circuit

3.2.3顯示電路 如圖8所示，經主控電路計算得到的關鍵參數數據通過74HC14反相器芯片直接并行送入數碼管顯示電路。其中，信號A0和A1用來控制顯示驅動電路對9個數碼管進行循環掃描，其余A、B、C、D、E、F、G和DF信號用來控制數碼管顯示內容。這里用反相器來提高單片機接口的帶載能力。

圖8 顯示電路原理示意圖Fig.8 Display circuit schematic

3.2.4顯示驅動電路 如圖9所示，顯示驅動電路受控于主控電路的信號A0和A1，使得信號BG1到BG9循環被置1，從而使數碼管被循環點亮。其中，信號A0為使能信號，每當該信號有高電平到來，則74HC164串入并出寄存器開始新的一次循環，即從信號BG1開始再次重新開始置1；信號A1為時鐘信號，該信號主要用來控制寄存器的切換速度，從而控制每個數碼管的點亮時間和數碼管間的切換速度。

圖9 顯示驅動電路原理示意圖Fig.9 Display driving circuit schematic diagram

3.2.5功能選擇電路和電源供電電路 如圖10所示，功能選擇電路通過判斷4個I/O端口的狀態來選擇不同計算參數，從而使該監測裝置達到適應不同型號設備的目的。在電源供電電路中，外部輸入24 V電壓經過WRB2405S-3WR2金升陽模塊轉化為5 V，再通過AS1117芯片轉化為3.3 V電源，為整個監測裝置電路供電。

圖10 功能選擇電路和電源供電電路原理圖Fig.10 Function selection circuit and power supply circuit schematic diagram

4 軟件設計

4.1 參數1測量

在軟件中配置T0為16位計數器，T1為16位定時器，然后設置計數器和定時器中斷。每當外部中斷位符合條件，則觸發T0脈沖數結算和T1測評時間結算，然后再將得到的數字除以6得到最終的參數1數據。因此，參數1的準確測量由計數器及定時器的準確性，以及外部中斷觸發結算時刻的準確性決定。本文通過選用主頻滿足需求的主控芯片、引腳間延遲僅為4.5 ns的CPLD芯片，以及合理的放大整形電路保障參數1的準確測量。

4.2 參數2測量

在軟件中配置T2為16位捕捉定時器，然后設置該定時器中斷。每當外部中斷位符合條件，則觸發T2捕捉定時器結算參數2計算時間。當有參數2測量命令時，先要觸發單片機T2定時器工作，捕捉與參數1數據相對應的時間。然后連續測量五次參數1數據，并且連續捕捉五次與參數1數據相對應的時間數據，再從中篩選出符合要求的數據進行計算。在參數1測量的基礎上，通過多次測量篩選數據保障參數2的準確測量。

4.3 顯示驅動

由于采用數碼管循環掃描的方式進行顯示，所以需要對所用數碼管進行驅動，使其快速循環點亮。采用兩片74HC164串入并出寄存器級聯使用，控制9個數碼管的循環點亮。74HC164是高速硅門CMOS器件，與低功耗肖特基型TTL(LSTTL)器件的引腳兼容。該芯片是8位邊沿觸發式移位寄存器，串行輸入數據，然后并行輸出。數據通過兩個輸入端(DSA或DSB)之一串行輸入；任一輸入端可以用作高電平使能端，控制另一輸入端的數據輸入。兩個輸入端或者連接在一起，或者把不用的輸入端接高電平，不能懸空。

將第一片74HC164的使能端口DSB與單片機P4.1口連接，第二片74HC164的使能端口與第一片的Q7口連接，兩個芯片的時鐘端口CLK都與單片機P4.0口連接。通過控制單片機給出足夠使用的時鐘信號到P4.0接口，以控制每個數碼管的點亮時間和切換速度。根據74HC164芯片資料，要想讓串入并處寄存器控制數碼管循環點亮，則使能端口DSB和時鐘端口CLK的時序如圖11所示。

圖11 74HC164串入并出寄存器控制端口時序圖Fig.11 74HC164 serial input and output register control port timing diagram

當需要控制數碼管點亮時，置使能端口DSB為高電平，則當時鐘信號CLK上升沿到來時，寄存器開始工作，隨后置使能端口DSB為低電平，每當時鐘信號CLK上升沿到來時，數碼管向后移動一位，直至最后一個數碼管點亮后，在下一個時鐘信號CLK上升沿到來之前，再置使能信號DSB為高電平，則數碼管從第一個開始點亮，重復以上過程，則單片機控制數碼管循環點亮。

4.4 主軟件流程

根據新型盤裝關鍵參數監測裝置的研制目標，按照上文硬件設計，進行軟件編程，軟件主流程圖示于圖12。

圖12 軟件主流程圖Fig.12 Software main flow chart

新型盤裝關鍵參數監測裝置正常上電開機后，首先進行參數初始化，進行交叉開關、系統時鐘以及T0計數器、T1、T2、T3定時器的配置，并設置測量步驟Mstep等于0。再根據單片機外部端口的狀態(即參數選擇端子)，配置算法，以適應不同型號設備的要求。然后開啟T0計數器、T1、T2、T3定時器，并開啟中斷[9]。檢測測量步驟Mstep的值，如果Mstep等于0，則重新配置T2定時器，并啟動定時器、開啟中斷，再設置Mstep等于1。然后檢測T3定時器是否超時，若超時表明無信號輸入到監測裝置，則設置參數1為0，并在參數2顯示框顯示報警信息。若T3定時器未超時，則表明傳感器信號正常輸入，進行參數1計算并顯示存儲[10]。監測裝置開機后將循環往復進行參數1和參數2計算。

由于采用了掃描數碼管的方式進行顯示，需要在關鍵參數計算過程中添加多次顯示程序，才能保證數碼管顯示無閃爍。軟件設計中用到的單片機內部資源分配情況列于表1。

表1 單片機內部資源分配情況表Table 1 Table of internal resource allocation of MCU

5 實驗

為了驗證該監測裝置的功能和測量精度是否滿足研制目標，在實驗室對新型盤裝關鍵參數監測裝置進行實驗，對實驗數據進行記錄分析。實驗中使用的檢驗儀器為FLUKE 271信號發生器，主要是利用該儀器的掃頻功能。

5.1 參數1測量精度

隨機選取一臺新型關鍵參數盤裝監測裝置，根據實驗要求正確配置參數選擇端子，連接24 V電源和地線，再連接傳感器輸入端子到該臺監測裝置。

實驗開始時，打開24 V電源，調節信號發生器輸出的電壓有效值為100 mV，頻率f1的信號接入監測裝置傳感器信號輸入端，記錄顯示的頻率值，此時顯示(f1/6±0.5) s-1為合格。合格后保持電壓有效值不變，調節信號發生器頻率輸出，至頻率f5結束。從頻率f6開始，每增加一定頻率記錄一次顯示的頻率值，其測量精度在±0.5 s-1以內合格。

再調節信號發生器輸出的電壓有效值為1 V，頻率f6的信號接入該監測裝置信號輸入端，記錄顯示的頻率值，此時顯示(f6/6±0.5) s-1為合格。合格后保持電壓有效值不變，調節信號發生器頻率輸出，至頻率f21結束。每增加一定頻率記錄一次顯示的頻率值，測量精度在±0.5 s-1以內合格。

監測裝置參數1實驗詳細數據列于表2，從表2中可以看出，參數1數據最大誤差值為+0.1 s-1，可見該臺監測裝置符合參數1測量的精度要求，且比原有監測裝置對于參數1數據的檢測精度+0.5 s-1更高。

表2 監測裝置參數1實驗數據Table 2 Monitoring device parameter 1 test data

5.2 參數2測量精度

隨機選取一臺新型關鍵參數盤裝監測裝置，根據實驗要求正確配置參數選擇端子，連接24 V電源和地線，再連接傳感器輸入端子到該臺監測裝置。

實驗開始時，打開24 V電源，調節信號發生器輸出的電壓有效值為1 V，掃頻周期為100 s，頻率F1～F2連續掃頻信號接入監測裝置信號輸入端。在監測裝置機身后端接線端子處，使用跳線短接兩個 “A#”端子，即被測設備型號為A號，參數2顯示(a±0.5) W為合格；使用跳線短接兩個“B#”端子，即被測設備型號為B號，參數2顯示(b±0.5) W為合格；使用跳線短接兩個“C#”端子，即被測設備型號為C號，參數2顯示(c±0.5) W為合格。

監測裝置參數2實驗數據列于表3。從表3中可以看出，該臺新型關鍵參數盤裝監測裝置參數2數據符合測量的精度要求，且具備適應不同型號設備測量需求的能力。其中，a、b和c為不同型號設備的參數2標準值。新型裝置比原有監測裝置對于參數2數據的檢測精度+0.5 W更高。

表3 監測裝置參數2實驗數據Table 3 Monitoring device parameter 2 test data

5.3 功能驗證

隨機選取一臺新型關鍵參數盤裝監測裝置，使用跳線短接兩個“C#”端子，即被測設備型號為C號，連接24 V電源和地線，再連接傳感器輸入端子到該臺監測裝置。實驗開始時，打開24 V電源，調節信號發生器輸出的電壓有效值為1 V，掃頻周期為100 s，頻率F1～F2連續掃頻信號接入監測裝置信號輸入端。

復位功能實驗。開始實驗時，首先按下監測裝置操作面板的“RST”復位鍵，進行復位，監測裝置參數2測量顯示值歸零，抬起后監測裝置重新進行參數2測量計算，并顯示正常，表明該臺監測裝置復位功能正常。

復位功能驗證實驗數據列于表4，由于采用掃頻模式，所以復位前后參數2測量值有一定差異。其中，m表示復位后的參數1測量值，n表示復位前的參數2測量值，e表示復位前后參數1測量值的差值。

表4 復位功能驗證實驗數據Table 4 Reset function verification test data

自檢和報錯機制的實驗數據列于表5，首先斷開監測裝置機身后端設備型號選擇接線端子，可以看到參數2顯示框內顯示“E0”，表明參數選擇端子未正常配置，而參數1顯示框正常顯示當前測量值；然后使用跳線連接相應端子(實驗中選擇“C#”端子)，則監測裝置根據連接端子的配置，進行參數2計算并顯示，表明參數選擇端子正常配置，參數1顯示框依然顯示當前測量值。

表5 自檢報錯功能實驗數據Table 5 Self-check error report function test data

再斷開傳感器信號輸入端子，則參數2顯示框內顯示“E1”，表明傳感器信號未正常輸入，此時參數1顯示框顯示測量值為零；再連接傳感器信號輸入端子，則監測裝置恢復參數1測量計算并顯示。

綜上所述，該臺新型盤裝關鍵參數監測裝置的自檢和報錯功能正常。

為了驗證新型盤裝關鍵參數監測裝置長期運行的穩定性和可靠性，在實驗室中隨機選擇5臺監測裝置進行12 h的連續工作考核實驗。實驗中，每隔30 min觀察關鍵參數數據并記錄，所有關鍵參數數據均在精度要求范圍內，且各項功能滿足要求。

6 結論

新型盤裝關鍵參數監測裝置的成功研制，滿足了實驗的實際需求。經實驗室實驗，該監測裝置參數1測量精度達到±0.2 s-1，參數2測量精度達到±0.1 W，數據顯示和復位功能正常，滿足研制目標。與原有監測裝置相比，參數1和參數2的檢測精度更高。

新型盤裝關鍵參數監測裝置采用新型微控制器和CPLD進行硬件設計，體積更小，重量更輕，可靠性更高，還具有很好的兼容性和擴展性。采用定時器中斷與外部中斷相結合的方式進行關鍵參數測量的軟件設計，提高了關鍵參數的測量精度及響應頻率。在滿足基本功能的基礎上，充分考慮用戶使用和維修的便捷性，增設了自檢報錯、監測復位和快速配置型號的功能。