微小型、低功耗三軸高沖擊存儲測試裝置

李 銳，張振海，牛蘭杰，李祿剛3,，宋錢騫4,，趙 旭，張大治

(1.北京理工大學，北京 100081；2.西安機電信息技術研究所，陜西 西安 710065；3.湖北三江 航天紅林探控有限公司，湖北 孝感 432000；4.北京旋極信息技術股份有限公司， 北京 100094；5.航空工業北京長城計量測試技術研究所，北京 100095)

0 引言

隨著現代化武器裝備和防護工程的發展，侵徹硬目標高沖擊試驗研究愈發重要[1]。高沖擊試驗通過彈載存儲測試裝置采集和存儲試驗信號，然后讀取試驗數據進行分析處理，得到有用信息。該技術是侵徹引信設計與層數識別的重要數據支撐[2]，也是分析評價防護工程有效性的重要手段[3]。侵徹靈巧彈藥、超巡武器是精確打擊敵方入侵航母等大型艦船、地下指揮中心與核設施等高價值目標的殺手锏武器。為了有效打擊和毀傷堅固防護目標，侵徹速度越來越高，沖擊加速度幅值由幾萬g到十幾萬g，甚至二十萬g以上，這對彈載存儲測試裝置提出了更高要求。國外的彈載測試裝置起步較早，例如美國Lawrence liversore彈道數據記錄儀，該裝置體積為Φ4.25″×Φ0.25″，采樣頻率200 kSps，存儲容量2 KB。之后推出的CM346彈載記錄器，可以承受10萬g沖擊，采樣率1 Mbps，其內置電路板尺寸至少在20 mm×100 mm[4]。國內多家單位已經開展多種彈載存儲測試裝置產品。中北大學研制的微小型記錄儀能記錄彈上多種參數，承受49 000g沖擊，內殼外形結構尺寸為Ф100 mm×80 mm，重0.6 kg，低功耗模式下電流2～5 mA，分數據采集板，狀態控制板和信號調理板，掉電后能記錄10 ms數據。北京理工大學研制的某款存儲測試裝置其PCB是邊長大于30 mm的多片方形板，采樣率800 kSps，存儲容量4 MB[5]。現階段國內的彈載存儲測試裝置或多或少存在某些缺陷，裝置可靠性需要進一步提高。高沖擊試驗有時采集數據不全，甚至采集不到有效數據，導致高沖擊測試試驗不成功。為應對越來越高的沖擊強度，對失效形式進行分析，提出三軸高沖擊存儲測試裝置。

1 存儲測試裝置總體設計

彈載存儲測試裝置有多種失效形式[6]，任何部件的抗過載能力不足都會導致裝置工作異常。為了降低失效概率，除了合理設計殼體結構、隔離緩沖[7]以及可靠灌封外[8]，PCB電路板微小型化設計尤為重要。PCB板尺寸越小，受沖擊損壞概率越小[9]。實際測試需求會對存儲測試裝置的灌封大小、安裝尺寸等有限制，小尺寸的PCB板為外殼及灌封保護裝置提供了更大的空間。

彈體侵徹硬目標以及沖擊測試過程中，沖擊與振動載荷會降低電池供電可靠性[10]。存儲測試裝置在受到沖擊時會發生瞬時掉電甚至電池損壞。為保證這些情況下仍能完成數據采集與數據存儲工作，要求該裝置有掉電工作能力，因此合理設計電源電路，選用固體電容作為儲能元件尤為重要。保證沖擊發生之前儲存足夠的電能，在沖擊發生之后為整個數據采集與存儲過程提供足夠電能。由于電容存儲電量有限，要求整個裝置的功耗越低越好。

依據實際需求提出存儲測試裝置應具有微小型、低功耗與掉電保護功能。該裝置主要性能指標和功能指標包括：三軸向同步采集，單軸向采樣頻率不低于100 kHz，12位ADC精度，支持連續存儲時間不低于500 ms。

存儲測試裝置的前端為三軸高沖擊加速度傳感器，將傳感器信號進行調整、放大、濾波，再進行A/D轉換，并存儲于數據存儲器中。為減少器件，以縮小尺寸和降低功耗，選用片內ADC。存儲測試裝置灌封于金屬殼體中，提高其抗沖擊能力。傳感器與存儲測試裝置通過足夠長引線連接，防止拉斷甚至壓斷引線。存儲測試裝置可以安裝于彈體內緩沖結構中，傳感器和裝置外殼固連，減少沖擊損壞概率[7,11]。傳感器也可以通過硬連接方式安裝于彈頭位置，并被存儲測試裝置外殼籠罩保護，這樣傳感器信號是未經緩沖結構過濾和衰減的原始沖擊過載信號。存儲測試裝置總體設計組成框圖如圖1所示。

圖1 存儲測試裝置組成框圖Fig.1 Storage test device block diagram

2 三軸高沖擊存儲測試裝置

2.1 數據采集與存儲模塊設計

MCU主控芯片選用ST公司TSSOP20封裝的STM32G031芯片，該MCU芯片采用cortex-M0內核，功耗較低，最高64 MHz主頻，64 KB的片內Flash，8 KB的片內SRAM。工作電壓范圍是1.7～3.3 V，保證供電電壓下降時，該芯片仍能持續穩定工作，可靠性較高。ADC模塊支持原生12位，最高支持16個外部通道，3個內部通道，可以在全電壓范圍內穩定工作，單通道最高采樣率2 MSps，滿足100 kHz最低采樣頻率要求。ADC的3個內部通道，分別是電源電壓、參考電壓和溫度。這些參數直接影響片內ADC的轉換結果，在供電電壓下降的情況下，同時采集3個內部通道有助于傳感器數據的分析與校正。

由于片外晶振在高沖擊下容易失效[12]，導致數據采集任務無法執行。存儲測試裝置的器件增加會帶來整體可靠性下降，且時鐘振蕩電路所占PCB空間較大，因此選擇片內高速全集成RC振蕩器生成時鐘源。

低功耗、小體積封裝是數據存儲器選型要求。Flash、EPROM、EEPROM、鐵電存儲器等是較為常見的存儲器類型。其中Flash存儲器容量大，應用較多，但是工作電流較大、功耗較高，單次寫入時間較長且不穩定。鐵電存儲器功耗極低，每次訪問存儲器寫入時間短，可重復讀寫次數高，容量雖不如前述存儲器高，但能滿足測試系統要求，因此選用容量為512 KB的鐵電存儲器。

2.2 電源模塊設計

為了實現掉電保護功能，在LDO電源芯片之前并聯電容器作為儲能元件。電源電壓越高，能量存儲越多。在電容逐漸放電，電壓下降的情況下，仍需保證LDO芯片正常工作，因此需要低壓差電源管理芯片，且輸入電壓范圍較寬。

實際中由于儲能電容容量和電壓相互制約，需要選用多個電容并聯。線性穩壓器輸出電流基本等于輸入電流，電荷損耗較小。因此用電荷量作為中間量進行計算。依據系統工作時的電流大小和工作時間，計算所需存儲的電荷量：

(VLi-VLDO)×C=Q=I×t

(1)

式(1)中，VLi是鋰電池電壓，VLDO是LDO芯片輸出目標電壓時的最小輸入電壓，C是并聯電容器容值的總和，Q是存儲的電荷量，I是系統工作時的電流，t是工作時間。

工作時間即數據采集的采樣時間長度，工作時間不僅受電源限制，還受存儲器大小限制。采樣率、ADC位數和存儲器容量確定的情況下，可以計算出理論上最長的工作時間。以100 kHz采樣頻率為例，計算存儲數據的工作時間。在單幀數據記錄三軸加速度數據，三個片內傳感器數據時，鐵電芯片支持存儲數據的時間長度約436 ms。單幀只記錄三軸加速度數據時，支持存儲數據的時間長度約為900 ms。

主要器件選型確定后計算存儲測試裝置的工作電流。MCU芯片最大工作電流5.25 mA，鐵電存儲器最大工作電流2.6 mA，三路儀表放大器最大工作電流共計1.05 mA，運算放大器電流0.91 mA，選擇高內阻傳感器，工作時電流小于3 mA，工作電流共計12.81 mA。考慮外圍電路，留一定冗余，取15 mA工作電流。按500 ms工作時間計算，系統所需電荷量為7.5×10-3C。LDO輸出3.3 V所需的最低輸入電壓為4.3 V，電池電壓12 V，電容壓降為7.7 V，計算可得電容器所需容值974 μF。

沖擊載荷作用可能導致某個儲能電容失效短路，其余儲能電容器會通過短路通道放電，導致儲存的能量耗散。為提高裝置的可靠性，在化學電池、三個儲能電容和LDO之間，添加兩組二極管，防止短路放電。同時還需防止電池失效后電容存儲電荷回流到電池端。儲能電路原理圖如圖2所示。

圖2 儲能電路原理圖Fig.2 Schematic diagram of energy storage circuit

2.3 信號放大濾波模塊設計與分析

選用AD8226軌到軌輸出儀表放大器，其增益范圍1～1 000倍，典型工作電流350 μA。增益為1時放大器帶寬為1.5 MHz，2.7 V單電源供電時增益和頻率關系曲線如圖3所示。通過改變外接電阻的阻值大小調整增益大小，有利于存儲測試裝置與不同型號加速度傳感器搭配使用。其輸出方程為：

VOUT=G×(VIN+-VIN-)+VREF

(2)

式(2)中，VOUT是輸出電壓，VIN+和VIN-是差分輸入的兩端，G是增益系數，VREF是輸入參考電壓。

增益放大倍數計算式如下：

(3)

式(3)中，RG為外接電阻阻值。

選定傳感器后，根據傳感器量程和靈敏度，確定所需增益，再由增益放大倍數計算公式求得所需外接的電阻阻值。

圖3 AD8226增益和頻率的關系曲線Fig.3 AD8226 gain and frequency curve

加速度傳感器輸出差分信號，有正信號與負信號，而AD轉換的輸入只支持0～3.3 V電壓范圍，因此需要對零點進行調整。X軸向和Y軸向兩個側向加速度信號需要將零點偏置設在1.65 V左右，Z軸向的主軸方向信號也需要調整零點位置。根據儀表放大器輸出方程，利用儀表運放的參考輸入端可以調整零點。儀表放大器參考電壓輸入端阻抗過高會影響其性能，由電阻分壓提供參考電壓面臨的矛盾是：要么阻抗高，要么功耗高。因此選用運算放大器跟隨電阻分壓，為三路儀表放大器提供參考電壓。

為了簡化設計，縮小尺寸、降低功耗，選擇使用RC濾波器，其目的是對高頻噪聲進行抑制，將高于傳感器固有頻率的信號，以及會引起混疊的高頻信號濾除；但是RC濾波的增益衰減緩慢，較低的帶寬可能導致對有用信號的過度抑制，甚至導致信號失真，因此要按照實際需求進行取舍。儀表運放在增益較高時的帶寬有限，對前級引入的高頻噪聲也有一定的抑制效果。RC濾波的具體參數可以由傳感器頻率響應和ADC輸入端建立時間為兩個邊界進行選取。

對RC濾波環節和SAR-ADC進行簡化，示意圖如圖4所示。圖中C2是ADC內部電容，其容值可以通過查詢數據手冊得到，Vref是ADC參考電壓。

圖4 RC及ADC簡化模型Fig.4 RC and ADC simplified models

假設前端驅動是理想驅動，即在給C1，C2充電的過程中前端電壓保持不變。ADC單周期內包含采樣時間和逐級逼近時間。轉換結束后C2放電，為下一次采樣做準備。

Tconv=T采樣+TSAR

(4)

式(4)中，Tconv表示單次轉換時間，T采樣表示采樣時間，TSAR表示單次轉換逐級逼近時間。

采樣時S1閉合，C2充電。要保證在采樣時間內C2被充電至輸入電壓附近，且差值小于ADC的1/2LSB。討論最難達到的情形，即上一次轉換結束，C2完全放電，且此次轉換的輸入為Vref。此時節點A需要建立的電壓Vsettle為：

(5)

式(5)中，b是ADC位數。

在新的ADC采樣周期轉換開始前，C1兩端電壓為Vref，S1閉合后瞬間，C1和C2上電荷重新分布。此時節點A電壓VC2為：

(6)

式(6)中，C1表示外接電容C1的容值，C2是ADC內部電容C2的容值。

在R1，C1，C2組成的RC環節時間常數τ如下：

τ=R1×(C1+C2)

(7)

式(7)中，R1是外接電阻R1的阻值。

由此，可以計算出電壓建立所需時間Tsettle，采樣時間應大于建立時間，如式(8)所示。

(8)

RC系統的帶寬BW如式(9)所示：

(9)

采樣頻率一定、ADC時鐘頻率一定的情況下，可以得到采樣時間。依據式(8)和帶寬限制就可以確定RC參數選定范圍。

ADC轉換位數一定時，越高的ADC時鐘頻率，單次轉換中的逐級逼近時間越短。由式(4)可推知，采樣頻率一定時，ADC時鐘頻率越高，ADC單周期的采樣時間更長，有利于提高采樣精度。

2.4 存儲測試裝置硬件電路研制

為便于后期調試，把主控剩余的三個引腳定義為輸出模式。在程序的不同階段輸出不同信號，便于檢測工作是否正常，也便于調試軟件。外圍電路中的電容和電阻選用貼片式小封裝的型號，PCB電路布板時選用緊湊型焊盤，器件緊密排列，合理布局。制作完成的微小型、低功耗的存儲測試裝置是一個直徑22 mm的圓形雙面電路板，焊接元器件后存儲測試裝置的厚度小于8 mm，如圖5所示，便于灌封在微小型殼體內部。

圖5 微小型低功耗的存儲測試裝置實物圖Fig.5 Micro low power storage test device

2.5 存儲測試裝置軟件模塊設計與分析

主控芯片選用的STM32系列需要對片內的ADC、SPI、串口等進行相應配置。ADC數據先以DMA直接數據存儲方式傳輸到片內SRAM中，再通過DMA的方式由SRAM傳輸到外部FRAM中。待連接上位機后，通過串口實現數據讀取。數據流如圖6所示。

圖6 數據傳輸過程Fig.6 Data transfer process

由于片內SRAM只有8 KB，不能存儲整個采集過程的數據，因此需要采取兵乓工作模式，循環多次寫入和讀取SRAM。在SRAM內部開辟兩個區間，其中一個區間進行ADC寫入SRAM操作時另一個進行由SRAM到FRAM的數據傳輸，避免ADC和FRAM同時訪問一個SRAM位置。SRAM到FRAM的數據傳輸完成較快，可以實現ADC連續乒乓模式交替寫入兩個區塊，直至外部FRAM寫滿。片內的SRAM雖然不能同時讀寫，但是寫入和讀取速度很快。有內部邏輯控制的DMA可以有效地實現該場景下的資源調配，只需要配置好各個DMA的優先級即可。

ADC在轉換寫入SRAM時需要對遞減計數寄存器、目標地址寄存器等進行重新配置，這些操作花費的時間尤為關鍵。經過實測，主頻越高轉換時間越短，且遠小于單次采樣周期。為防止測試結束后誤觸發，覆寫FRAM導致采集的實驗數據丟失，在FRAM中設置標志位。在觸發開始和采集結束后分別進行標記。用于判斷FRAM狀態，流程圖如圖7所示。

圖7 系統流程圖Fig.7 System flow chart

3 調試分析與試驗驗證

3.1 實際工作電流測量

電路中串聯小電阻，用示波器測量電阻兩端電壓，計算得電流波形圖如圖8(a)所示，圖8(b)為局部放大波形。圖中可以看出等待觸發和采集存儲完成后電流均小于8.5 mA，采集存儲時電流峰值為15 mA左右，計算得采集存儲任務進行時的電流均值為9.95 mA，功耗低于33 mW。

圖8 電流波形Fig.8 The current waveform

3.2 供電模塊測試與分析

存儲測試系統在進行采集存儲工作時電流最大。通過編寫測試程序，保持裝置在此工作狀態下，使其不停地連續A/D轉換并循環寫入FRAM，在這種狀態下進行掉電測試。同時測量12 V直流電源電壓和LDO的3.3 V輸出，測量掉電后工作時間。如圖9所示，在零時刻，斷開12 V直流電源，LDO的3.3 V輸出保持了700 ms以上，可以完成采集存儲任務。

圖9 供電模塊測試結果Fig.9 Power supply module test result

3.3 信號放大與存儲功能測試

為驗證存儲測試裝置信號放大功能是否正常，選擇信號發生器生成一定幅值和頻率的波形的信號作為輸入。存儲測試裝置進行數據采集，讀取存儲的數據進行分析。結合儀表運放增益帶寬圖，在帶寬允許情況下選擇盡可能大的增益倍數進行測試。選用1.21 kΩ誤差0.1%電阻，計算得此時增益為41.826。信號發生器生成1 kHz，60 mV矩形波傳感器輸入，采集到的數據如圖10所示，可以看出調偏置功能符合預期。計算得增益為41.1，增益誤差1.6%，增益符合預期。

圖10 矩形波測試結果Fig.10 Rectangular wave test results

利用信號發生器生成1 kHz，不同幅值的簡諧波作為存儲測試裝置的輸入，保證峰值點附近有采集數據，進行存儲測試裝置的精度測試。以41.826為增益倍數計算理論值，與實際采集數據進行比較。采集數據調零后如圖11所示，數據處理計算得測試結果如表1所示。最大誤差為2.6%，測試結果表明采集數據正確可靠。分析誤差原因主要為增益誤差、信號傳輸線路損耗、外界干擾。后期在進行裝置迭代再版時可以進行相應調整，并優化測試方案，使進入ADC的信號質量更高。測試結果表明調偏置功能符合預期，采集、放大、存儲功能模塊滿足要求。

圖11 簡諧波測試結果Fig.11 Simple harmonic test results

表1 精度測試結果Tab.1 Accuracy test results

3.4 三軸加速度計沖擊測試

功能驗證實驗選用ADXL377型號三軸加速度計進行測試。依據其靈敏度和量程調整儀表運放的增益。沖擊測試試驗將加速度傳感器和存儲測試裝置置于直線行進的平臺中，平臺前進方向為傳感器Z軸方向。初始時平臺靜止，前方0.5 m處放置一擋板，某一時刻撞擊平臺，使其直線前進并撞到擋板停止。三軸測試示意圖如圖12所示。

圖12 三軸測試示意圖Fig.12 Triaxial test diagram

傳感器受到兩次沖擊，分別為出發撞擊時和撞到擋板停止時，初始速度為零，第二次撞擊前，平臺沿Z軸方向位移了0.5 m。忽略傳感器旋轉，采集數據處理后進行二次積分求得三軸位移。多次試驗，積分結果如表2所示，符合實際情況。其中數據(a)如圖13所示，局部放大如圖14所示。測試結果表明裝置采集數據符合實際情況。

表2 二次積分結果Tab.2 Quadratic integral result

3.5 空氣炮高沖擊試驗與分析

為驗證存儲測試裝置高沖擊環境下信號采集功能，進行空氣炮加載試驗。壓縮空氣推動炮管內模擬試驗彈丸與靜置于靶室位置的砧體碰撞，瞬間加速砧體向前運動，產生高過載信號。高沖擊加速度傳感器和砧體硬連接，存儲測試裝置采集并存儲加速度信號。同時加速度計輸出信號經由超動態應變儀和NI高速采集系統同步采集輸出，與存儲測試裝置信號進行比對。砧體上貼有合作光柵，與激光干涉儀構成沖擊加速度基準信號測試系統，測量并解算出沖擊加速度基準信號。

圖13 三軸加速度曲線Fig.13 Triaxial acceleration curve

圖14 三軸曲線局部放大Fig.14 Local amplification of triaxial curve

典型高沖擊測試曲線如圖15-圖18所示。兩次高沖擊試驗，激光干涉儀測試系統輸出的加速度基準信號峰值分別為6.377萬g和4.919萬g。存儲測試裝置三通道同步采集原始曲線如圖15、圖16所示。Z軸向為沖擊加載主軸方向。根據NI高速采集系統和存儲測試裝置采集數據解算加速度信號，主軸Z方向解算結果如圖17、圖18所示。從圖中可以看出，兩組試驗曲線基本吻合。由于存儲測試裝置100 kHz的采樣率低于NI高速采集系統的1 MHz采樣率，且板上有RC濾波環節，對高頻信號有明顯的抑制作用。對NI高速采集系統數據進行低通濾波處理后，與存儲測試裝置波形趨于一致，說明存儲測試裝置采集的高沖擊信號符合實際情況。

圖15 三通道原始曲線1Fig.15 Three channel original curve 1

圖16 三通道原始曲線2Fig.16 Three channel original curve 2

圖17 主軸方向數據解算結果1Fig.17 Spindle direction data solution result 1

圖18 主軸方向數據解算結果2Fig.18 Spindle direction data solution result 2

4 結論

本文提出用于高沖擊測試的三軸存儲測試裝置。該裝置體積小、功耗低，電池損毀后依舊可以完成當前數據采集與存儲任務，降低了存儲測試裝置對電池抗沖擊性能的要求。PCB電路板直徑僅為22 mm，抗高過載能力強，便于灌封保護。整個裝置配備外殼、電池并灌封保護后，實際尺寸可以限制在Φ50 mm×50 mm的圓柱體內。裝置功耗不高于33 mW，掉電后可工作700 ms以上。該裝置實現了三軸同步數據采集與存儲功能，采樣率100 kHz，采樣精度12位，采樣時間不少于500 ms。樣機測試試驗驗證了放大模塊和調零模塊功能，采集數據連續，準確，最大誤差2.6%。空氣炮高沖擊試驗中，存儲測試裝置采集數據與NI高速采集系統采集數據吻合，采集的信號符合實際情況。該存儲測試裝置具有一定的應用前景。