基于MDIDS的低噪聲放大器芯片協(xié)同優(yōu)化設(shè)計

樊 琴　鄧建華　王云秀　

基于MDIDS的低噪聲放大器芯片協(xié)同優(yōu)化設(shè)計

樊 琴1鄧建華2王云秀1

（1.西華師范大學(xué)電子信息工程學(xué)院，四川 南充 637009；2.四川中測微格科技有限公司，四川 成都 610000）

文章基于MDIDS軟件設(shè)計了一個低噪聲放大器-微波單片集成電路（LNA-MMIC），利用ADS、Flotherm、Ansys軟件分別構(gòu)建其相應(yīng)學(xué)科領(lǐng)域的仿真模型，通過MDIDS軟件實現(xiàn)仿真模型間的數(shù)據(jù)傳輸以及芯片的電路—電磁—熱—結(jié)構(gòu)疲勞協(xié)同優(yōu)化。結(jié)果表明基于MDIDS軟件的LNA-MMIC芯片協(xié)同優(yōu)化設(shè)計方法是可行的，能夠同時達(dá)到多個學(xué)科的設(shè)計指標(biāo)，大大縮短了設(shè)計時間，提高了設(shè)計效率。

低噪聲放大器；協(xié)同優(yōu)化；電路—電磁—熱—結(jié)構(gòu)疲勞

引言

低噪聲放大器位于通信系統(tǒng)前端，主要對天線接收到的微弱信號進行線性放大并且要盡可能少地引入電路內(nèi)部噪聲，是通信系統(tǒng)的重要組成部分。在低噪聲放大器芯片（LNA-MMIC）的設(shè)計中，單純關(guān)注其電路電磁的仿真結(jié)果是不夠的，還需要考量電路中熱、結(jié)構(gòu)疲勞等多個學(xué)科領(lǐng)域的仿真結(jié)果[1]。MMIC芯片的傳統(tǒng)設(shè)計模式是由專業(yè)人員分別在電路、電磁、熱、結(jié)構(gòu)疲勞學(xué)科領(lǐng)域進行單樣本串行設(shè)計，逐步進行，一旦最后一個環(huán)節(jié)的仿真結(jié)果指標(biāo)不滿足設(shè)計需求，之前的流程必須重新再來，通常需要歷經(jīng)多次反復(fù)仿真才能基本達(dá)到最終的設(shè)計指標(biāo)要求，其設(shè)計效率較低，指標(biāo)難以優(yōu)化提升，可靠性分析與良品率分析幾乎難以實現(xiàn)。為盡量減弱各學(xué)科之間存在的矛盾和耦合情況，多學(xué)科設(shè)計優(yōu)化（Multidisciplinary Design Optimization，MDO）開始應(yīng)用于工程系統(tǒng)設(shè)計中。多學(xué)科協(xié)同優(yōu)化設(shè)計最先應(yīng)用于航空航天領(lǐng)域，目前在武器、建筑、機械、電子等各個領(lǐng)域的設(shè)計研究都很活躍[2]。MDIDS通過建立多變量、多目標(biāo)、跨仿真器綜合模型，結(jié)合新穎的多目標(biāo)評價技術(shù)，采用云協(xié)同設(shè)計模式實現(xiàn)多學(xué)科間的協(xié)同優(yōu)化，尋找最優(yōu)的設(shè)計方案。將整個設(shè)計綜合考慮，協(xié)同仿真，這樣既能降低LNA-MMIC芯片的設(shè)計周期，也能提高仿真指標(biāo)的可信度，為芯片的生產(chǎn)制造提供更加可靠的保障。

本文針對LNA-MMIC芯片提出電路—電磁—熱—結(jié)構(gòu)疲勞協(xié)同優(yōu)化設(shè)計方法，利用MDIDS軟件將LNA-MMIC芯片封裝前后整體電路—電磁—熱—結(jié)構(gòu)疲勞進行協(xié)同仿真優(yōu)化，尋找多個學(xué)科之間耦合關(guān)系的最優(yōu)解，利用該設(shè)計優(yōu)勢，達(dá)到顯著提高設(shè)計效率與設(shè)計指標(biāo)的目標(biāo)。

1 低噪聲放大器的理論知識

1.1 二端口網(wǎng)絡(luò)

由于射頻放大器的等效電路相對復(fù)雜，在計算中的難度很大。為了簡化放大器等效電路的計算，通常將其簡化成一個二端口網(wǎng)絡(luò)，通過端口參數(shù)描述其特性。在射頻和微波頻段一般用散射參數(shù)（S參數(shù)）來描述二端口的網(wǎng)絡(luò)特性[3]。

圖1 二端口網(wǎng)絡(luò)

1.2 噪聲系數(shù)

一個放大器在沒有信號輸入的情況下，輸出端仍能檢測到輸出信號，這時的輸出功率就是放大器的噪聲功率，噪聲系數(shù)（）就是衡量放大器噪聲功率的重要指標(biāo)。噪聲系數(shù)的表達(dá)式為：

式中，in、in表示電路輸入端的信號功率和噪聲功率，out、out表示電路輸出端的信號功率和噪聲功率。在應(yīng)用當(dāng)中通常習(xí)慣用噪聲系數(shù)的分貝表達(dá)式：

1.3 穩(wěn)定性

放大器在頻帶內(nèi)的穩(wěn)定性是放大器設(shè)計中最重要的指標(biāo)之一。在進行低噪聲放大器設(shè)計的時候，必須確保其有信號輸入時不會產(chǎn)生自激振蕩現(xiàn)象，并處于絕對穩(wěn)定狀態(tài)。放大器穩(wěn)定狀態(tài)的檢驗條件如下：

1.4 1 dB壓縮點輸出功率

輸出功率通常代表著放大器的“容量”，在其指標(biāo)中占據(jù)著至關(guān)重要的地位。在放大器中通常用1 dB壓縮點輸出功率衡量其線性放大范圍，在這個范圍內(nèi)，放大器的輸出功率隨輸入功率線性增加。隨著輸入功率的繼續(xù)增加，放大器進入非線性區(qū)。如圖2所示，當(dāng)線性放大的直線與放大器進入非線性放大區(qū)的曲線相差1 dB時，這個點對應(yīng)的輸出功率就被稱為1 dB壓縮點輸出功率。

圖2 1 dB壓縮點輸出功率定義

2 設(shè)計步驟

本研究針對LNA-MMIC芯片設(shè)計的問題，將其具體分為電路、電磁、熱、結(jié)構(gòu)疲勞四大學(xué)科領(lǐng)域問題，分別使用ADS建立LNA-MMIC芯片的電路和電磁仿真模型，F(xiàn)lotherm建立芯片的封裝熱仿真模型，Ansys完成芯片的結(jié)構(gòu)疲勞仿真模型，利用MDIDS軟件完成LNA-MMIC芯片的多學(xué)科協(xié)同優(yōu)化，針對各學(xué)科仿真模型的優(yōu)化目標(biāo)進行優(yōu)化，利用多學(xué)科協(xié)同優(yōu)化算法和多目標(biāo)評價技術(shù)，使芯片的各學(xué)科仿真結(jié)果同時達(dá)標(biāo)。設(shè)計流程如圖3所示。

圖3 設(shè)計流程圖

2.1 ADS仿真建模

采用的是ADS自帶的DemoKit_Non_Linear標(biāo)準(zhǔn)庫，相對介電常數(shù)為r=12.9，厚度為=100 μm的基片。其電路電磁聯(lián)合仿真模型如圖4所示。

圖4 LNA-MMIC芯片的電路電磁聯(lián)合仿真模型

低噪聲放大器的電路結(jié)構(gòu)如圖5所示，晶體管的工作電壓選定為：ds=5.0 V，gs=-0.5 V。其中變量1代表輸入匹配電路中微帶線的寬度，變量1、2、3、4、5代表微帶線的長度，變量1、2分別代表輸入和輸出匹配電路中的電容大小，變量1代表輸出匹配電路中電阻的阻值，變量1代表輸出端螺旋電感的匝數(shù)。

圖5 低噪聲放大器的電路結(jié)構(gòu)

優(yōu)化目標(biāo)如下：

頻率范圍：8 GHz～12 GHz；

小信號增益：大于11 dB；

噪聲系數(shù)：小于2.5 dB；

穩(wěn)定系數(shù)：大于1；

1 dB壓縮點輸出功率：大于10 dBm。

優(yōu)化變量，如表1所示。

表1 優(yōu)化變量

電路電磁仿真模型的優(yōu)化目標(biāo)結(jié)果需要通過ADS中不同的仿真控件計算獲得，例如，小信號增益需要通過小信號S參數(shù)仿真器獲得，1 dB壓縮點輸出功率需要諧波平衡仿真器進行仿真[4]。所以在ADS電路電磁仿真建模中包含了小信號S參數(shù)電路電磁聯(lián)合仿真設(shè)計和諧波平衡電路電磁聯(lián)合仿真設(shè)計，分別用于構(gòu)建LNA-MMIC芯片電路電磁的優(yōu)化目標(biāo)。優(yōu)化變量通過不同的變量取值，影響低噪聲放大器輸入、輸出阻抗匹配，進而對仿真結(jié)果產(chǎn)生影響，得到更優(yōu)的結(jié)果。

2.2 Flotherm封裝熱建模

圖6 QFN封裝結(jié)構(gòu)示意圖

Flotherm構(gòu)建的封裝模型包括散熱層、基片層、熱通孔、塑膠包裝、裸芯片電路、金絲焊線、焊錫膠、焊錫層，模型如圖7所示。

圖7 芯片封裝熱仿真模型

優(yōu)化目標(biāo)如下：

裸芯片溫度（Die_temps）：小于61℃，

熱通孔溫度（Hole_temp）：小于61℃，

引線溫度（wire_temp）：小于61℃，

焊點溫度（solder_temp）：小于61℃。

優(yōu)化變量：塑料封裝的高度，金絲焊線的寬度，引腳的寬度以及基片的高度。

3.6.2 食管靜脈曲張出血。我國約有50%肝硬化患者存在食管胃底靜脈曲張，而肝硬化患者最常見的嚴(yán)重并發(fā)癥之一，是門靜脈高壓引起的食管胃底靜脈曲張破裂出血，年發(fā)病率為5%～15%，病死率超過20%[16]，食管靜脈曲張常導(dǎo)致肝功能減退，并引發(fā)其他并發(fā)癥，如細(xì)菌性感染或肝腎綜合征。食管靜脈曲張破裂引起突然大量嘔血和黑便易誘發(fā)肝性腦病或?qū)е鲁鲅孕菘恕７磸?fù)的食管靜脈曲張出血將引起患者焦慮、抑郁，使患者生活質(zhì)量水平更低。是導(dǎo)致肝硬化患者死亡的主要原因。

LNA-MMIC芯片的熱封裝優(yōu)化目標(biāo)主要為了仿真得到芯片在工作中各部件的溫度變化情況，并使得其最大工作溫度小于61℃，確保芯片不會因為溫度過高而導(dǎo)致其不能正常工作。其中，芯片的工作溫度通過ADS仿真得到的電熱耦合數(shù)據(jù)作為Flotherm仿真模型的激勵條件聯(lián)合仿真得到。

2.3 Ansys結(jié)構(gòu)疲勞建模

由于芯片工作帶來的溫度升高會導(dǎo)致焊接材料發(fā)生熱膨脹現(xiàn)象，致使焊點的周期循環(huán)應(yīng)力發(fā)生變化，最終導(dǎo)致金屬焊點的脫落、開裂等現(xiàn)象[7]。為避免產(chǎn)品出現(xiàn)不應(yīng)當(dāng)發(fā)生的疲勞失效，本設(shè)計中使用Ansys軟件中的nCode結(jié)構(gòu)對產(chǎn)品進行結(jié)構(gòu)疲勞分析，對焊點、引線的等效應(yīng)力，最大變形值等數(shù)據(jù)進行仿真，模擬分析焊接材料的疲勞周期。仿真模型同樣采用QFN封裝結(jié)構(gòu)，Ansys疲勞分析的仿真模型如圖8所示。

圖8 結(jié)構(gòu)疲勞仿真模型

優(yōu)化目標(biāo)如下：

引腳焊錫疲勞壽命周期最小次數(shù)：大于8000；

優(yōu)化變量：金絲引線寬度，引腳焊錫的厚度，基片厚度，熱通孔直徑。

芯片的結(jié)構(gòu)疲勞優(yōu)化目標(biāo)主要為了得到芯片在使用過程中溫度升高材料受熱膨脹后，對芯片封裝中的焊層尤其是對金絲鍵合上錫焊材料的影響。

2.4 MDIDS多學(xué)科協(xié)同優(yōu)化

在芯片的多學(xué)科優(yōu)化問題中，由于其電路電磁仿真模型，封裝熱仿真模型和結(jié)構(gòu)疲勞仿真模型之間存在著數(shù)據(jù)傳輸問題，簡單的多學(xué)科并行優(yōu)化并不能解決芯片多學(xué)科優(yōu)化的問題。本設(shè)計中利用MDIDS軟件串行處理仿真模型間的數(shù)據(jù)傳輸問題，實現(xiàn)芯片的多學(xué)科協(xié)同優(yōu)化。芯片的工作溫度會影響其工作性能和壽命，而芯片的工作溫度又受到芯片電路中的電阻、熱功耗等因素的影響，所以需要通過ADS仿真得到的電熱耦合數(shù)據(jù)發(fā)送給Flotherm工程，隨后將把熱—應(yīng)力耦合數(shù)據(jù)發(fā)送給Ansys 軟件中的nCode Designlife，完成芯片封裝后的熱環(huán)境下疲勞仿真，在仿真模型之間實行串行多樣本協(xié)同優(yōu)化，實現(xiàn)各個學(xué)科指標(biāo)最優(yōu)化。

基于MDIDS軟件的LNA-MMIC芯片協(xié)同優(yōu)化設(shè)計流程如圖9所示。

圖9 優(yōu)化流程圖

該流程中主要包括三個模塊：

（1） ADS仿真模型：該模型中包括ADS電路電磁模型文件，功耗（PowerDissipation）、裸芯片長度（size_length）和裸芯片寬度（size_width）數(shù)據(jù)的輸出接口。

（2）Flotherm仿真模型：該模型中包含F(xiàn)lotherm芯片封裝熱仿真模型，功耗（PowerDissipation）、裸芯片長度（size_length）和裸芯片寬度（size_width）數(shù)據(jù)的輸入接口。

（3）Ansys仿真模型：該模型中包含Ansys的芯片結(jié)構(gòu)疲勞仿真模型，裸芯片長度（size_length）和裸芯片寬度（size_width）數(shù)據(jù)的輸入接口。

優(yōu)化流程圖中藍(lán)色的線代表仿真工程間的數(shù)據(jù)傳輸，黑色的線代表進程線，確保工程串行仿真，按流程順序執(zhí)行仿真任務(wù)。工程之間通過.csv文件進行數(shù)據(jù)的傳輸，實現(xiàn)LNA-MMIC芯片在電路、電磁、熱、結(jié)構(gòu)疲勞多個學(xué)科領(lǐng)域上實現(xiàn)串行多樣本仿真。

3 仿真結(jié)果與分析

利用MDIDS軟件完成LNA-MMIC芯片的多學(xué)科串行多樣本優(yōu)化。采用帶精英策略的遺傳算法（NSGAII）和自適應(yīng)網(wǎng)格多目標(biāo)粒子群優(yōu)化算法（AGMOPSO）的組合優(yōu)化策略，經(jīng)過反復(fù)迭代得到全局最優(yōu)解。

LNA-MMIC芯片在電路電磁學(xué)科領(lǐng)域的優(yōu)化結(jié)果如圖10、圖11、圖12、圖13所示。

圖10 噪聲系數(shù)和穩(wěn)定系數(shù)

圖11 小信號增益

圖12 功耗

圖13 1 dB壓縮點輸出功率

由圖10至圖13的優(yōu)化結(jié)果可知，在8 GHz～12 GHz頻帶內(nèi)，噪聲系數(shù)＜2.5 dB，穩(wěn)定系數(shù)＞1，小信號增益＞12.65 dB，功耗＜0.36 W，輸出1 dB壓縮點在15.2 dBm～17.3 dBm，完全達(dá)到優(yōu)化目標(biāo)要求。

LNA-MMIC芯片在熱學(xué)科領(lǐng)域的優(yōu)化結(jié)果如圖14所示。

圖14 芯片封裝熱力圖

結(jié)果顯示，LNA-MMIC芯片的最高溫度在裸芯片（Die_temp）部分，最高溫度為59.8℃，熱通孔溫度（Hole_temp）、引線溫度（wire_temp）、焊點溫度（solder_temp）均低于55℃，達(dá)到優(yōu)化目標(biāo)要求。

LNA-MMIC芯片在結(jié)構(gòu)疲勞學(xué)科領(lǐng)域的優(yōu)化結(jié)果如圖15所示。

圖15 焊點結(jié)構(gòu)疲勞周期數(shù)

結(jié)果顯示，LNA-MMIC芯片的焊點疲勞周期數(shù)（P18）達(dá)到了9386.2，滿足優(yōu)化目標(biāo)要求要求。

工程最終的優(yōu)化結(jié)果如表2所示。

表2 LNA-MMIC芯片優(yōu)化結(jié)果統(tǒng)計

通過表2的數(shù)據(jù)可以看出，最后結(jié)果均滿足且優(yōu)于所有學(xué)科領(lǐng)域的指標(biāo)要求。

4 結(jié)論

本文利用ADS自帶的DemoKit_Non_Linear標(biāo)準(zhǔn)庫設(shè)計了一款低噪聲放大器，分別利用ADS、Flotherm、Ansys軟件構(gòu)建LNA-MMIC芯片的電路電磁仿真模型、封裝熱仿真模型和結(jié)構(gòu)疲勞仿真模型，通過MDIDS軟件完成芯片的多學(xué)科協(xié)同優(yōu)化，實現(xiàn)了電路、電磁、熱和結(jié)構(gòu)疲勞多個學(xué)科領(lǐng)域仿真模型之間的數(shù)據(jù)傳輸，完成了芯片的多樣本串行優(yōu)化。優(yōu)化結(jié)果表明，通過該方法設(shè)計低噪聲放大器芯片，能使其各學(xué)科結(jié)果同時達(dá)到指標(biāo)要求。如果采用傳統(tǒng)設(shè)計方法，對芯片的電路、電磁、封裝熱、結(jié)構(gòu)疲勞模型分開優(yōu)化，逐步進行，費時費力，并且不能同時兼顧各學(xué)科領(lǐng)域指標(biāo)。本設(shè)計運用多學(xué)科協(xié)同優(yōu)化方法，綜合考慮LNA-MMIC芯片在各學(xué)科領(lǐng)域的優(yōu)化目標(biāo)，每個樣本都能完成一次傳統(tǒng)芯片的設(shè)計周期，極大地提高了設(shè)計效率，從而縮短了產(chǎn)品開發(fā)時間，降低了成本，提高了性能，為芯片的協(xié)同優(yōu)化設(shè)計工作打下基礎(chǔ)。

[1] Xie J, Swaminathan, M. Electrical-thermal co-simulation of 3D integrated systems with micro-fluidic cooling and joule heating effects[J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2011, 1(2): 234-246.

[2] AIAA White Paper. Current State of the Art: Multidisci-plinary Design Optimization[R]. Washington: AIAA Tech-nical Committee for MDO, 1991.

[3] 逯貴禎，夏治平. 射頻電路的分析和設(shè)計[M]. 北京: 北京廣播學(xué)院出版社，2003.

[4] 孫昕，陳瑩，陳麗. 5～10 GHz MMIC低噪聲放大器[J].半導(dǎo)體技術(shù)，2017，42(8): 569-573，597.

[5] 徐強，謝春輝，王耀金. 印制板芯片布局熱仿真及分析[J]. 制導(dǎo)與引信，2018，39(1): 26-28，39.

[6] 王加路，吳強. Ku波段多路大功率放大器熱設(shè)計[J]. 電子機械工程，2015，31(5): 23-26.

[7] 李兵，陳雪峰，趙大偉，等. ANSYS在多芯片組件仿真設(shè)計中的最新應(yīng)用進展[J]. 電子與封裝，2008(2): 12-15.

Cooperative Optimization Design of Low Noise Amplifier Chip Based on MDIDS

In this paper, a low noise amplifier-microwave monolithic integrated circuit (LNA-MMIC) is designed based on MDIDS software. The simulation models of corresponding disciplines are constructed by using ADS, Flotherm and Ansys software respectively. The data transmission between simulation models and the cooperative optimization of circuit electromagnetic thermal structural fatigue of the chip are realized by MDIDS software. The results show that the collaborative optimization design method of LNA-MMIC chip based on MDIDS software is feasible, which can achieve the design indexes of multiple disciplines at the same time, greatly shorten the design time and improve the design efficiency.

low noise amplifier; cooperative optimization; circuit-electromagnetic-thermal-structural fatigue

TN72

A

1008-1151(2022)03-0010-05