基于開關軌跡優化的SiC MOSFET有源驅動電路研究綜述

王 寧 張建忠

基于開關軌跡優化的SiC MOSFET有源驅動電路研究綜述

王 寧 張建忠

（東南大學電氣工程學院 南京 210096）

隨著SiC MOSFET的推廣，其開關暫態過程中的超調、振蕩以及電磁干擾問題越來越受到人們的重視。有源柵極驅動（AGD）電路作為一種新型驅動電路，已被廣泛應用于SiC MOSFET開關軌跡的優化控制。首先，該文分析AGD電路的工作原理，給出不同驅動參數對開關特性的影響；其次，著重探討閾值觸發型AGD電路的工作模式，分別從暫態定位技術、邏輯處理架構和功率放大拓撲三方面對AGD電路進行歸納總結，并評價不同技術的優缺點，給出AGD電路設計的建議流程；最后，展望基于SiC MOSFET開關軌跡優化的AGD電路的發展趨勢。

SiC MOSFET 有源柵極驅動 開關軌跡 振蕩

0 引言

以碳化硅金屬氧化物半導體場效應晶體管（Silicon Carbide Metal Oxide Semiconductor Field Effect Transistor, SiC MOSFET）為代表的寬禁帶半導體器件的誕生和發展使電力電子技術迎來了新的發展，和傳統的Si基器件相比，在靜態特性方面，SiC MOSFET具有更低的導通電阻、更高的熱導率以及能與IGBT媲美的功率等級；在動態特性方面，SiC MOSFET則具備更快的開關速度及頻率上限，這有助于電力電子裝置整體功率密度及效率的提升[1]。然而，開關瞬態過程的高d/d、d/d以及與之相伴的超調振蕩使得SiC MOSFET完全取代Si IGBT仍然受到一些限制。附錄給出了ROHM公司推出的SiC MOSFET產品SCT2080KE在400V、20A工作條件下的雙脈沖測試波形，實驗結果體現出寬禁帶器件高速開關暫態的局限性，具體表現為：

一方面，開關暫態有逾越安全工作區的風險。雖然SiC肖特基二極管消除了Si二極管的反向恢復效應，但是較大結電容使得開通過程仍存在較大的電流超調；SiC MOSFET的結電容更小，對于回路寄生電感更加敏感，特別是在器件關斷時會產生較大的關斷電壓尖峰與持續振蕩，極易突破器件的額定工作值，造成不可逆轉的失效[2]。

另一方面，串擾問題值得注意。半橋電路中橋臂中點電位的瞬變通過結電容形成位移電流，與回路寄生電感與柵極驅動電阻相作用，形成電壓尖峰。由于SiC器件具有更低的開通閾值，正向串擾增大了橋臂直通的風險；同時SiC可承受負關斷電壓絕對值更低，負向串擾會造成器件的損壞[3]。

SiC MOSFET對于開關損耗更加敏感。更快的開關速度使得SiC MOSFET電壓、電流交疊區域更小，開關損耗更低，但在高頻驅動的情況下，單次開通或者關斷損耗的提升可能會顯著降低系統效率，引發散熱不良、器件失效等問題[4-5]。

電磁兼容問題是當下危害電力電子系統的重要問題之一[6-7]。電力電子裝置中的半導體器件的高頻、高速切換是電磁噪聲的源頭；而復雜的寄生參數網絡為騷擾信號提供了路徑。電磁干擾（Electro- magnetic Interference, EMI）不僅以泄露電流、軸電流的形式在功率回路形成安全隱患；同時對于控制側模擬電路、數字電路形成較強的干擾，降低系統運行的可靠性。

優化PCB布局、降低回路寄生電感被證實是一種有效緩解上述問題的方式，但其非常依賴于設計人員的經驗，同時為進一步降低寄生參數需要復雜的先進封裝技術[8]，成本昂貴。增設濾波器、吸收電路等手段都是以增加額外損耗、犧牲系統功率密度為代價的，并且往往需要進行反復的試錯實驗，大大降低了研發效率。

有源柵極驅動（Active Gate Driver, AGD）作為一種新型驅動電路，通過附加有源器件，調節驅動部件參數，以達到優化開關特性的目的。AGD技術最早被應用于IGBT驅動中，主要有損耗降低[9]、串擾抑制[10]、串聯均壓[11]、并聯均流[12]、有源鉗位[13]、短路保護[14]和暫態軌跡優化7個用途。SiC MOSFET相對于Si IGBT開關速度更快，所帶來的超調、振蕩、EMI問題更加顯著，如何在不顯著增加開關損耗的情況下，通過降低開關速度來優化開關軌跡，是本文AGD電路應用的目的。

本文根據現有文獻，從工作原理、控制手段、電路拓撲等方面出發，歸納整理了針對SiC MOSFET軌跡優化的AGD電路相關技術，并在性能方面進行了對比，給出AGD建議的設計流程，最后討論了未來AGD電路發展的趨勢。

1 AGD工作原理

常規柵極驅動（Conventional Gate Driver, CGD）拓撲及其等效電路如圖1所示，SiC MOSFET的開關暫態實際為對輸入電容的充放電過程。圖1中，GG為正驅動電壓，EE為負驅動電壓，S1和S2為驅動開關，dr為驅動輸出電壓，g為柵極驅動電阻，gs為柵源電容，gd為柵漏電容，ds為漏源電容，ds為漏源電壓，gs為柵源電壓，g為柵極電流，d為漏極電流。SiC MOSFET的開關軌跡有7個基本的特征參量，分別為開關延時delay、漏源電壓變化率d/d、漏極電流變化率d/d、電流超調量os、電壓超調量os、EMI水平及開關損耗sw。

圖1 CGD驅動拓撲及其等效電路

對于SiC MOSFET而言，開關過程中的高電流變化率dd/d是危害器件可靠工作的主要原因[15]，具體表現為：在開通過程中，高速電流切換惡化了SiC MOSFET體二極管的反向恢復效應，額外的電流應力不僅增加了器件的開通損耗，并且電流尖峰也會以差模EMI的形式降低系統電磁兼容特性。SiC MOSFET的開通電流超調量os可表示為

式中，rr為SiC MOSFET體二極管的反向恢復電荷；為反向恢復軟度。

在關斷過程中，由于回路寄生電感loop無法靜態儲能，高電流變化率會與之作用產生較高的尖峰電壓。電壓超調量不僅增大了器件的關斷損耗，同時也增加了器件擊穿的可能，并且系統的共模EMI特性也隨之惡化。SiC MOSFET電壓超調量表示為

調節CGD電路中驅動電壓dr、驅動電阻g、柵源電容gs等柵極部件的數值可以實現對于漏極電流變化率的調控，SiC MOSFET的電流變化率可近似為

式中，fs為SiC MOSFET的電導；TH為開通閾值電壓；mil為米勒平臺電壓；s為器件源極電感。

由式（3）和式（4）可以看出，增大g、gs以及降低dr可以有效降低dd/d的數值，進而實現電流、電壓超調的抑制。根據文獻[16]的實驗結果，柵極部件參數對于SiC MOSFET開通電流超調抑制和關斷電壓超調抑制效果見表1[16]。在單位步長變化條件下，變dr對于電氣超調量的抑制效果更為明顯。

表1 不同柵極參數對于電氣超調的抑制

Tab.1 The suppression in electrical overshoots of different gate parameters

然而，人為地在設計初期調整驅動部件參數，降低SiC MOSFET開關速度雖然可以降低超調、振蕩和EMI等開關暫態負面效應，但隨之帶來的開關延時上升和開關損耗增加卻不能忽視。

過長的開關延時一方面會增加環路的響應時延；另一方面SiC MOSFET的開關速度直接關乎死區時間的設定，一味調節柵極驅動參數都是以犧牲變換器控制性能為代價的。同時，SiC MOSFET的開關損耗被定義為漏極電流d和漏源電壓ds的交疊面積，降低器件開關速度是以犧牲開關損耗、降低系統效率以及增加散熱負擔為代價的。SiC MOSFET的開關損耗表達式可表示為

不同柵極參數對于延時和損耗的影響見表2。表2給出了和表1相同參數變化范圍內，文獻[16]結果中，調節柵極部件對于開關延時以及開關損耗的影響。顯然，CGD中一旦設定好了柵極驅動部件參數值，那么SiC MOSFET開關軌跡就基本固定，CGD電路靈活性的缺乏導致了其很難兼顧開關損耗和超調抑制效果。表3給出了不同柵極參數對于開關特性的影響趨勢。

表2 不同柵極參數對于延時和損耗的影響

Tab.2 The influence of different gate parameters on delay time and switching losses

表3 不同柵極參數對于開關特性的影響

Tab.3 The influence of different gate parameters on switching characteristics

注：“↑”表示增加；“→”表示基本不變；“↓”表示下降。

針對以上問題，AGD可以通過其特有的暫態定位功能，有針對性地調整某一暫態瞬間的某一柵極部件，只降低該階段的開關速度，進而在不明顯增加開關延時和總開關損耗的情況下，將開關瞬態的負面效應降到容許的程度。相對于傳統CGD電路，AGD可以更有選擇性地調節SiC MOSFET的開關軌跡，靈活度更高。SiC MOSFET開關軌跡的優化如圖2所示。

基于IGBT的AGD電路分為開環型、全閉環型和閾值觸發型三種控制模式。開環型[17-18]不存在反饋通路，直接在驅動電路前向通道上切換驅動參數，控制簡單、響應快，缺點是受限于器件模型的精確性，不能適應電力電子裝置工作點以及工作環境的變化。全閉環型[19]指實時采樣功率器件的電壓、電流信息，通常使用高帶寬模擬PI調節器對器件的動態軌跡進行全閉環調節，該方法對于器件的控制自由度最高，但是受限于響應速度與成本。閾值觸發型，又稱“離散時間反饋型[20]”，是一種介于前兩者之間的控制方式。通過采樣反饋，當器件電壓、電流等電氣量超過某一閾值時，則會觸發響應，通過邏輯判斷，給出切換驅動部件參數的指令，以達到優化開關軌跡的目的。IGBT開關速度為ms級，而SiC MOSFET為ns級，全閉環調節方式很難追蹤其暫態開關軌跡。目前，閾值觸發型AGD是應用最廣的SiC MOSFET有源柵極驅動電路，被廣泛用于抑制SiC MOSFET開關瞬態的超調、振蕩及EMI問題。

圖2 SiC MOSFET開關軌跡的優化

閾值觸發型AGD電路結構如圖3所示，暫態定位、邏輯判斷、功率放大為基于開關軌跡優化的SiC MOSFET有源驅動所必須的三個基本模塊電路。三個模塊電路的組成形式與實現功能有所差異，在數十ns級的尺度下，共同完成了對于SiC MOSFET某一開關暫態的某一驅動部件參數的調節。從電路設計的角度出發，基于現有文獻，本文分別對三個模塊電路的設計思路與相關技術進行了對比與總結。

圖3 閾值觸發型AGD電路結構

2 AGD的暫態定位模塊

SiC MOSFET的開關瞬態主要分為開關延遲、電壓變化、電流變化三個階段。AGD電路可以實現對SiC MOSFET開關暫態瞬間較為精準的定位，這得益于附加的AGD檢測電路，如圖4所示。基本的檢測電路需要滿足如下幾個要求：①高帶寬；②具備一定的抗噪能力；③采樣可以準確反映電氣參數；④附加電路盡可能不影響開關特性；⑤易于設計邏輯接口。

圖4 AGD檢測電路

2.1 時序檢測

2.1.1 基于模型時間估計的定位

根據SiC MOSFET開關暫態的動態行為模型，各階段的持續時間都可以被近似估計。在邏輯控制電路中設計固定延時可以實現AGD作用時序的控制，本質上屬于不準確的開環控制。SiC MOSFET的開關暫態時間會隨著負載工況、寄生參數、驅動參數、器件選型的變化而變化，同時受溫度影響較大[21]。由于該方法實現簡易，不需要高速接口電路，常被用以時序微調以及作為AGD的控制變量。

2.1.2 基于柵極回路的定位

根據SiC MOSFET的跨導特性，在飽和區其可以近似等效為一個壓控電流源，通過檢測gs可以得到d的狀態信息。基于柵極回路的定位[22-23]，不參與功率回路高壓、大電流的瞬變切換，有利于接口電路的設計，同時在布局上更靠近弱電側，避免了長反饋線拾取功率級噪聲。該方法主要有以下3個缺陷：①容易受柵極回路振蕩的影響而產生誤判，加大濾波電容則降低了檢測電路帶寬；②不能很好地反映ds的信息；③采樣電路一定程度上會影響開關速度。

2.1.3 基于功率回路的定位

直接對SiC MOSFET的d、ds狀態進行檢測，可以最大程度地增加采樣的精度與測量帶寬。文獻[24]通過二階RC分壓網絡對ds進行采樣，采樣電路的傳遞函數可表示為

前饋電容1可以加大反饋電壓的擺率，提升采樣帶寬；積分電容2對于反饋信號進行濾波降噪，通過選取1與2的數值可以達到響應速度與噪聲的折中。文獻[25]則通過一階RC微分電路和/轉換電路得到dds/d的信息。

對于漏極電流的檢測是設計采樣電路的難點。文獻[22, 26-28]采用了分流電阻的檢測方法，該方法實施簡易，但分流電阻損耗較大，不適合大電流場合；同時必須選擇低感值電阻以減小dd/d帶來的采樣誤差。在這種應用中，昂貴的高共模抑制電流感應放大器增加了AGD的總體成本。開爾文連接的SiC MOSFET可以將s從驅動回路和功率回路中解耦，優化開關軌跡[29]。利用這一特殊結構，文獻[24-25]通過檢測s上的感應電壓sdd/d，有效地捕捉了電流變化階段。這一方法不用外加無源器件，最大程度地利用了器件本身的寄生參數。

文獻[26, 30-32]采用高帶寬互感線圈對漏極電流進行實時采樣，雖然測量精度較高，但這種方式價格昂貴且不易于集成。

基于功率回路的檢測定位技術，應對采樣電路進行精細的濾波處理，同時無源器件需要有足夠的耐壓。三種檢測技術的對比見表4。

表4 AGD檢測技術對比

Tab.4 The comparison bewteen AGD detection technologies

2.2 接口電路設計

2.2.1 邏輯門翻轉

以捕捉電流暫態的接口電路為例，邏輯門翻轉電路如圖5所示，文獻[25]采取了邏輯門與功率回路直接連接的接口電路。電流上升階段，s上的感應電壓由0降為負值，一旦超過與門的閾值電平，就會促使電路翻轉。在該設計中，邏輯門的正電源與SiC MOSFET源極相連，負電源則與負驅動電壓相連。該接口電路結構簡單，但將邏輯門等效為比較器使用，無法改變觸發閾值，很容易受到干擾。

圖5 邏輯門翻轉電路

2.2.2 比較器觸發

文獻[24]通過使用高速比較器，完成了閾值可調的雙向邏輯觸發。比較器觸發電路如圖6所示，當d上升時，在s上感應出負電壓將三極管VT1射極拉低，比較器1正輸入端電位低于負輸入端，輸出翻轉為0；當d下降時，在s上感應出正電壓，當比較器2正輸入端電位高于負輸入端時，輸出翻轉為1。和采用邏輯門翻轉的接口電路相比，比較器觸發的方式主要有以下優點：可以靈活設置合理的參考閾值電壓，有效規避誤觸發；構建遲滯型比較器電路可有效緩解電路的干擾振蕩；部分比較器帶輸出鎖存功能，為SiC MOSFET的狀態監控提供了有用信息。

圖6 比較器觸發電路

2.2.3 高速ADC采樣

文獻[26, 32]采用高速ADC直接讀取來自高帶寬電流互感器的數值。這種方法可以對SiC MOSFET的漏極電流進行實時監控，但處理速度不可避免地受限于模數轉換電路的性能，同時模擬信號在SiC MOSFET驅動過程中容易受到干擾。

AGD暫態定位部分對于接口電路有如下要求：①完成1位或多位的數模轉換，電平匹配；②保證強弱電接口的安全可靠；③低延時。以上三種接口電路的設計方法，從成本與結構復雜度的角度依次遞增，從響應速度方面依次遞減。目前，研究者使用較多的是比較器觸發的方式。

3 AGD的邏輯判斷模塊

在接收到暫態定位的觸發信號后，AGD需要進行一定的邏輯處理。邏輯處理模塊與PWM信號相結合，將邏輯分為開通暫態與關斷暫態兩部分，最終根據功率放大電路的設計，給出特定的減速觸發信號。在實現方式方面，主要有采用離散邏輯門電路和采用可編程邏輯器件兩種。

3.1 采用離散邏輯門

在對于開通與關斷暫態獨立控制的AGD電路中，采用離散邏輯器件在成本方面具有較大優勢。離散器件構成的邏輯判斷電路如圖7所示，文獻[23]僅使用兩個比較器和一個或非門就完成了邏輯處理工作，并且開通與關斷的邏輯電路完全一致。采用離散器件的邏輯處理方式對后期集成電路設計具有指導意義，但對于功率放大結構復雜的AGD電路，會導致器件堆積的問題，增加了設計難度以及系統功耗。每一個邏輯門芯片都至少具有數ns的延時，多級串聯使用的情況下對于AGD處理速度的影響較大。

圖7 離散器件構成的邏輯判斷電路

3.2 采用可編程邏輯器件

采用可編程邏輯器件FPGA或CPLD是目前復雜邏輯處理的首選。文獻[27]的開通與譯碼邏輯如圖8所示，顯然采用HDL語言可以大大簡化設計的復雜度。由于可編程邏輯器件具有相對固定的延時，有利于多路邏輯的綜合，拓展了AGD功率放大電路設計的自由度。但對于簡單邏輯控制的AGD電路，采用可編程器件會造成資源的浪費，同時在成本方面也不具備優勢。

圖8 AGD電路動作邏輯

4 AGD的功率放大模塊

功率放大驅動部分是AGD電路的核心。通過該模塊內部晶體管的動作，可以改變SiC MOSFET開關暫態階段驅動電阻g、驅動電壓dr、驅動電流g的數值，以達到抑制超調、振蕩、EMI的目的。根據改變的柵極物理量的不同，功率放大部分主要有變驅動電阻型、變驅動電壓型、抽取/注入驅動電流型以及電流型等。調節iss也可對SiC MOSFET開關暫態的dd/d、d/d進行調節，但由于以下原因很少應用：①電容容差大，溫漂嚴重；②對附加gd耐壓要求較高；③SiC MOSFET輸入電容非線性，模型不精確；④修改電容參數有增大串擾風險；⑤不易于集成。

4.1 變驅動電阻型

文獻[33]將驅動電阻分為兩部分，通過旁路其中一個電阻，而達到調節總驅動電阻的目的。文獻[33]提出的串聯電阻型AGD如圖9所示，調節電阻on和off與原驅動電阻g為串聯關系。S1和S2的斷開，使得開關速度下降，繼而電壓、電流超調與dd/d，d/d下降，緩解了EMI。通過調節S3、S4斷開的時間，從而達到開關速度與開關損耗的折中。圖10為該電路的AGD控制時序[33]。

文獻[27]將SiC MOSFET開通與關斷暫態分為精確的八個階段，通過多級并聯電阻的方式，改變總的驅動電阻值，如圖11所示。該設計在開通和關斷某一暫態時，最多可以實現六種驅動電阻數值的選擇，并且可以通過增加并聯支路數達到更多組合方式。

圖9 串聯電阻型AGD

圖10 AGD控制時序

圖11 并聯電阻型AGD

通過調整驅動電阻串并聯形式的AGD電路結構可重復性高、便于集成。但每個電阻幾乎都需要一個與之對應的晶體管及驅動電路，增加了器件的數量與控制復雜度，切換速度以及穩定性也值得關注。同時，想達到更高分辨率的驅動電阻調節，必須增加串并聯支路的數量，使得系統更加復雜。

為達到g的無級調節，砷化鎵光觸發功率晶體管（GaAs-based Optically Triggered Power Transistor, GaAs-OTPT）被應用于AGD電路中[34]，光控電阻型AGD如圖12所示。OTPT的等效電阻隨照射其表面的光照功率的上升而減低，通過可調激光源，能夠實現驅動電阻的無級調節，OTPT器件的光學特性如圖13所示[34]。雖然該結構同樣能有效調節SiC MOSFET的開關暫態，但OTPT等效電阻的非線性、系統調節速度以及附加電路成本使得該方法的推廣仍存在著一些挑戰。

圖12 光控電阻型AGD

圖13 OTPT器件的光學特性

4.2 變驅動電壓型

降低驅動電壓可以減緩對于iss的充電速度。文獻[24]將傳統的兩電平驅動，拓展為四電平驅動，如圖14所示，通過增設一對推挽管，在開關瞬態向漏極投切一個輔助電平，在不破壞原有驅動結構的情況下，有效降低了驅動電壓的絕對值。圖15給出了等效柵極驅動電壓dr的變化情況[24]。該結構通過調節投切時間來達到開關速度與開關損耗的折中，但無法調節單個驅動電平。

為提升驅動電壓的調節自由度，可調線性穩壓器（Low Dropout Regulator, LDO）被應用于文獻[30]中。帶LDO型三電平驅動AGD如圖16所示[30]，該設計為三電平驅動，兩推挽電路呈垂直級聯結構，增加級聯階數可以輸出更多的驅動電平。輸出電壓可調的LDO使得int不再固定，用戶可以根據使用場合靈活設定，但無法在線實時調節。

圖14 四電平驅動AGD

圖16 帶LDO型三電平驅動AGD

文獻[31]將驅動電平數提升為4個，帶DAC型四電平驅動AGD如圖17所示。為進一步提高驅動電壓在線調節的自由度，該設計搭建了權電阻型DAC。在使用個增益電阻的情況下，可以輸出2級驅動電壓；在足夠大時，近似可達成驅動電壓的無級調節。附加的電流沉降電路提升了驅動電壓的下拉能力，可以有效降低誤觸發風險。此設計中，高速DAC與高帶寬功放等設計增加了成本與設計的復雜度。

圖17 帶DAC型四電平驅動AGD

4.3 抽出/注入驅動電流型

在SiC MOSFET高速開啟瞬態，抽取一部分柵極驅動電流g，有利于降低開通速度，減小電流超調；在關斷瞬態，注入一部分g，有利于減小關斷速度，降低電壓應力以及EMI水平。文獻[25]在開關暫態階段分別導通S1和S2，以實現動態柵極電流調節的功能，抽出/注入驅動電流型AGD如圖18所示。經分析，在忽略防電流倒灌二極管壓降以及將輔助開關管視為理想開關的情況下，抽出/注入驅動電流型的AGD電路等效為變驅動電阻型和變電壓型的復合電路，本質上仍為電壓型驅動電路。

圖18 抽出/注入驅動電流型AGD

4.4 電流型

傳統電壓型驅動電路在開關瞬態可以等效為RC充電電路，SiC MOSFET是一個復雜的高階數學模型。采用恒柵極電流的AGD電路有利于對SiC MOSFET驅動進行降階處理，直接調節g更有利于對dd/d、d/d進行精確調節，進而更有針對性地優化開關軌跡，分別表示為

文獻[32]提出了應用于SiC MOSFET的電流源驅動電路，電流型AGD如圖19所示。上部分P型電流源主導開通過程的柵極電流控制，P1、T1主要用以縮短開通延時；P2、P4、P3、T2構成的可控電流鏡可從柵極注入恒定電流，用于開通dd/d的斜率控制；T3、P5用于抑制開通電流超調；T4、P6用于加快開通時的電壓下降速度以進一步減小開通損耗。下部分N型電流源電路主要用于從柵極抽取恒定的驅動電流，功能與P型電路類似，不再贅述。

圖19 電流型AGD

表5給出了本節所提四大類AGD功率放大驅動的性能對比，并作出了相關解釋。調節步長精度表示AGD對于g、dr、g控制的準確度，可以看出，調dr與恒g型可以獲得較高的調節精度，這得益于內部模擬器件工作于線性區域，但不可避免地會增加AGD電路的能耗。變電阻型、抽取/注入電流型、以及文獻[24]中的變dr結構雖然調節精度受限，但由于其工作于開關模式，在能耗方面有著獨特的優勢。AGD電路屬于新型驅動電路，由于器件數量的增加，在可靠性方面遜于CGD電路。表5中可靠性的評價標準為附加電路受損情況下，SiC MOSFET能否繼續運行。對于激光驅動、恒流驅動的AGD，由于改變了CGD驅動的電路架構，所以可靠性下降。變g結構，根據切換開關管的串并聯關系，可以得知文獻[33]的設計在可靠性方面優于文獻[27]。變電壓型AGD的主要敏感部件為DAC與BUFFER電路，同時也是其成本明顯高于其他AGD電路的原因。

圖20給出了四種功率放大模式的等效電路結構性能對比。可以看出，變驅動電阻型和抽出/注入驅動電流型AGD電路均保留了原CGD電路的驅動架構。變電壓型AGD在固定某些附加電平的情況下等效于CGD電路。電流型AGD表現為以可變電流源替代電壓源。

表5 不同功率放大結構的性能對比

Tab.5 Performance comparison between different power amplifier structures

圖20 AGD等效電路

5 AGD的控制效果

圖21展示了文獻[24]所提出的變驅動電壓型AGD對于SiC MOSFET開關軌跡的優化效果，實驗在500V/280A雙脈沖測試平臺上進行。在開通軌跡的優化對比中，相同電流超調量的情況下AGD電路所帶來的開通延時以及開通損耗遠低于CGD電路；在關斷軌跡的優化對比中，相同電壓超調量下AGD的關斷延時以及關斷損耗同樣遠低于CGD電路。圖21展示的SiC MOSFET開關軌跡優化趨勢與圖2的分析一致。

圖21 AGD的開關軌跡優化效果

相同電流、電壓抑制效果下SiC MOSFET開關損耗的增幅是衡量AGD電路性能的重要指標。AGD電路不僅不會顯著增大開關損耗，同時可以通過抑制電氣超調來降低開關損耗，提升系統效率。由于各文獻中雙脈沖測試電路寄生參數和工作點存在差異，為直觀對比不同類型AGD電路中SiC MOSFET開關軌跡的優化效果，采用百分比的形式對總開關損耗增幅Dsw進行統計。圖22給出了開通電流超調量和關斷電壓超調量抑制均在40%～60%范圍內，不同AGD總開關損耗的增幅。顯然，即使相較于CGD電路優勢明顯，但不同AGD技術在損耗優化方面的表現不盡相同。文獻[27]所采用的變電阻型AGD展示出最優良的損耗特性，在40%電流超調抑制、47%電壓超調抑制的情況下可以使得SiC MOSFET的總開關損耗降低近60%，而文獻[24]所提出的AGD電路則會使得開關損耗上升86%，這為高效率系統設計帶來了挑戰。SiC MOSFET開關暫態定位的準確度直接決定了AGD的損耗特性，一旦對于開關管開關暫態的捕捉產生偏移，開關損耗就會大大上升。采用低成本的比較器觸發進行暫態定位的精度相較于采用實時ADC采樣低一些。

圖22 不同AGD的損耗性能對比

6 AGD的設計流程

SiC MOSFET的開關軌跡優化主要分為三個步驟：①確定時間節點；②選取軌跡路徑；③執行軌跡優化。開關軌跡優化的時間節點大多在電力電子變換器主電路設計完成之后，此時電路拓撲、回路寄生參數、功率器件選型、負載電流范圍等因素基本落實，SiC MOSFET初始條件下的開關軌跡也隨之確定，AGD可以更有針對性開展調控。

SiC MOSFET開關軌跡優化路徑的選取是以初始軌跡以及變換器應用環境要求為導向的。首先，設計者需要借助CGD電路對SiC MOSFET進行雙脈沖測試，以獲得其初始開關軌跡下開關損耗、電氣超調、電磁干擾發射強度等基本數據。其次，結合初始軌跡和應用場景確定開關軌跡優化的方向，電氣應力、EMI強度、開關損耗的同步降低是最理想的開關軌跡，但由于降低開關速度勢必會影響開關損耗，有時需要設計者確定軌跡優化的重心，例如，應用于精密儀器的電源必須以削弱EMI為導向，器件安全區裕度不足時必須以降低電氣超調量為導向，而追求高效率的電力電子裝置則必須以最小化開關損耗為導向。最后，設計者需要從初始軌跡出發，初步確定AGD電路的參數，提升AGD參數整定的效率。圖23給出了SiC MOSFET最理想的開關軌跡優化趨勢。

圖23 SiC MOSFET軌跡優化趨勢

暫態定位、邏輯判斷、功率放大三部分共同完成了AGD的開關軌跡優化功能。目前，不同文獻在三個模塊電路的設計上均作出了不同類型的嘗試。在對各設計方案進行橫向對比后，給出了基于開關軌跡優化的SiC MOSFET有源驅動電路的基本設計流程，如圖24所示。

圖24 AGD設計流程

暫態定位模塊的觸發、邏輯判斷模塊的信號處理序列以及功率放大模塊的可靠調節是AGD電路有效工作的必要前提。其中，環路響應的速度與對SiC MOSFET開關噪聲的抑制能力是設計者選擇不同模塊設計方案時需要重點關注的問題。

在功率放大模塊完成對于SiC MOSFET的超調、振蕩、EMI等負面效應的抑制效果后，需要對AGD操作的時序進行微調：一方面，閉環調節使得SiC MOSFET的開關速度產生變化，暫態定位點會產生一定的漂移，需要進行相應的補償；另一方面，隨著開關速度的降低，SiC MOSFET的開關損耗會上升，調節作用時間能夠實現開關損耗與開關速度的折中[24, 33]。常用的時序微調方法有調節暫態定位觸發閾值[22-24]以及在邏輯處理模塊中加入延時兩種[24, 26, 30-31]。

能否適應SiC MOSFET的實際運行是衡量AGD電路質量的重要標準，不同類型的參數適應性測試是必不可少的。變電氣參數適應性測試主要有三類：①變母線電壓測試[24-25]，以驗證SiC MOSFET在不同電壓應力條件下AGD電路的有效性；②變負載電流測試[22, 24-25, 31-32]，以驗證不同工作負載下AGD電路的有效性；③變無源參數測試[22-23, 25-28]，即在不同驅動電阻、寄生參數等條件下驗證AGD電路的有效性。變溫度參數適應性測試[31]主要有兩個目的：一方面，驗證AGD中附加模擬電路在長時間工作條件下是否會產生顯著溫漂影響正常工作；另一方面，驗證AGD能否繼續適應SiC MOSFET發熱所帶來的軌跡漂移。變器件適應性測試[30, 33]則是驗證AGD電路對于SiC 器件的普適性，不同型號的SiC MOSFET的開關特性有所不同，優秀的AGD電路可以在不大幅修改設計參數情況下適應不同器件。

以上步驟基本保證AGD的可靠性，成本的校核應滲透在子模塊的方案選擇中，同樣需要考慮。

7 AGD的發展趨勢

寬禁帶半導體的有源柵極驅動的相關研究目前仍處于起步階段。與應用于IGBT的AGD電路[35-36]相類似，基于開關軌跡優化的SiC MOSFET有源驅動電路未來發展趨勢與技術難題主要有以下幾點：

1）功能復化

隨著SiC器件的逐步推廣，對于驅動電路的要求也逐步增多。單純某一種類型的有源驅動并不能很好地對SiC MOSFET開關瞬態進行多角度的改善。將短路保護、串擾抑制等其他功能納入基于開關軌跡優化的AGD電路成為必然要求，多功能AGD驅動架構如圖25所示。如何對于大量的附加電路進行分時復用，進而簡化設計、降低成本是技術難點。

圖25 多功能AGD驅動架構

2）控制升級

控制穩定性方面，SiC MOSFET跨導與結電容有著很強的非線性特征[37]，并且電壓源驅動下的SiC MOSFET的響應特性是復雜的高階數學方程。同時，閾值切換型AGD電路本質上屬于一種非線性的閉環控制，無法使用全閉環型AGD中伯德圖、根軌跡等分析工具來研究控制系統的穩定性。目前，對于SiC MOSFET開關暫態的建模工作仍在進行之中。

控制精度方面，SiC MOSFET的開關軌跡隨著工作電壓、負載電流的變化而變化[38]，這對于AGD電路開關軌跡優化的效果產生一定的影響：一方面，AGD的暫態定位點有可能產生一定的偏移，功率放大電路的動作可能產生超前或滯后；另一方面，SiC MOSFET漏源電壓的超調振蕩隨著負載電流的增大而惡化，在調節參數相對固定的情況下，AGD電路可能在重載時發生失效，在輕載時則會造成多余的開關損耗。目前，基于開關軌跡優化的AGD電路的自適應調節技術還鮮有報道。文獻[31]提出了基于代價函數的在線參數選擇的AGD邏輯處理架構，如圖26所示。該方法可以大幅提升AGD的控制精度，通過設置權重因子、、實現對于dd/d、d/d、sw等多個指標的折中控制，但是控制器運算速度、迭代算法收斂性以及硬件成本成為需要進一步解決的問題。

圖26 基于代價函數的在線型AGD

響應帶寬方面，隨著高性能模擬、數字器件技術的進步，更高的響應速度得以應用于SiC MOSFET的ns級控制。高頻數字信號交互所帶來的信號完整問題[39]、運算放大器增益帶寬積與壓擺率的限制[40]以及附加器件布局方式有待深入研究。

3）硬件集成與成本約束

AGD電路最終的市場化必須縮小體積、降低成本，并以單片的形式推薦給用戶。圖27給出了文獻[31]中AGD電路的成本分布。圖中，模擬集成電路與可編程邏輯器件是制約AGD市場化的主要因素。在電路集成方面，數字電路的集成化易于實現，而如比較器、DAC、Buffer等模擬電路的集成則復雜得多，對于SiC MOSFET開關暫態的電磁干擾也更為敏感。另外，輔助電源的個數也需要加以控制。進一步簡化附加有源電路是未來AGD的發展趨勢。

圖27 AGD的成本分布

8 結論

SiC MOSFET高速開關軌跡中的超調、振蕩、EMI問題成為制約其進一步推廣的因素。本文綜述了目前基于SiC MOSFET開關軌跡優化的SiC MOSFET有源驅動電路相關技術。

1）闡述了SiC MOSFET軌跡優化的含義，分析了AGD電路的工作原理，總結了不同柵極驅動參數對于SiC MOSFET開關特性的影響，著重剖析閾值觸發型AGD電路的工作模式。

2）分別從暫態定位、邏輯判斷、功率放大三個子電路的設計方案角度出發，對現有文獻進行綜述，并對比了不同技術之間的性能差異，得出四種主流AGD架構的等效電路模型。

3）給出了AGD電路基本的設計流程建議。

4）討論了AGD電路技術未來的發展方向。

隨著寬禁帶器件驅動技術的不斷發展，基于SiC MOSFET開關軌跡優化的有源柵極驅動技術具有巨大的研究價值與廣闊的應用空間。

SCT2080KE的雙脈沖測試波形如附圖1所示。

附圖1 SiC MOSFET開關暫態實驗波形

App.Fig.1 Experimental waveforms in switching transients of SiC MOSFET

[1] 梁美, 鄭瓊林, 可翀, 等. SiC MOSFET、Si CoolMOS和IGBT的特性對比及其在DAB變換器中的應用[J]. 電工技術學報, 2015, 30(12): 41-50.

Liang Mei, Zheng Qionglin, Ke Chong, et al. Performance comparison of SiC MOSFET, Si CoolMOS and IGBT for DAB converter[J]. Transa- ctions of China Electrotechnical Society, 2015, 30(12): 41-50.

[2] Schrock J, Pushpakaran B, Bilbao A, et al. Failure analysis of 1200V/150A SiC MOSFET under repetitive pulsed overcurrent conditions[J]. IEEE Transactions on Power Electronics, 2016, 31(3): 1816-1821.

[3] Li Hong, Jiang Yanfeng, Qiu Zhidong, et al. A predictive algorithm for crosstalk peaks of SiC MOSFET by considering the nonlinearity of gate- drain capacitance[J]. IEEE Transactions on Industrial Electronics, 2021, 36(3): 2823-2834.

[4] Roy S, Basu K. Analytical estimation of turn on switching loss of SiC mosfet and schottky diode pair from datasheet parameters[J]. IEEE Transactions on Power Electronics, 2019, 34(9): 9118-9130.

[5] Roy S, Basu K. Analytical model to study hard turn- off switching dynamics of SiC MOSFET and schottky diode pair[J]. IEEE Transactions on Power Elec- tronics, 2021, 36(1): 861-875.

[6] Zhang Zheyu, Wang Fred, Tolbert L, et al. Evaluation of switching performance of SiC devices in PWM inverter-fed induction motor drives[J]. IEEE Transa- ctions on Power Electronics, 2015, 30(10): 5701- 5711.

[7] 段卓琳, 張棟, 范濤. SiC電機驅動系統傳導電磁干擾建模及預測[J]. 電工技術學報, 2020, 35(22): 4726-4738.

Duan Zhuolin, Zhang Dong, Fan Tao. Modeling and prediction of electromagnetic interference in SiC motor drive systems[J]. Transactions of China Electrotechnical Society, 2020, 35(22): 4726-4738.

[8] Zhu Nan, Mantooth H, Xu Dehong, et al. A solution to press-pack packaging of SiC MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2017, 64(10): 8224-8234.

[9] Gui Handong, Sun Jingjing, Tolbert L. Charge pump gate drive to reduce turn-on switching loss of SiC MOSFETs[J]. IEEE Transactions on Power Elec- tronics, 2020, 35(12): 13136-13147.

[10] Zhang Zheyu, Wang Fred, Tolbert L, et al. Active gate driver for crosstalk suppression of SiC devices in a phase-leg configuration[J]. IEEE Transactions on Power Electronics, 2014, 29(4): 1986-1997.

[11] Marzoughi A, Burgos R, Boroyevich D. Active gate-driver with d/dcontroller for dynamic voltage balancing in series-connected SiC MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2019, 66(4): 2488-2498.

[12] Wen Yang, Yang Yuan, Gao Yong. Active gate driver for improving current sharing performance of paralleled high-power SiC MOSFET modules[J]. IEEE Transactions on Power Electronics, 2021, 36(2): 1491-1505.

[13] Aeloiza E, Kadavelugu A, Rodrigues R. Novel bipolar active miller clamp for parallel SiC MOSFET power modules[C]//IEEE Energy Conversion Congress and Exposition (ECCE), Portland, OR, USA, 2018: 401- 407.

[14] 吳海富, 張建忠, 趙進, 等. SiC MOSFET短路檢測與保護研究綜述[J]. 電工技術學報, 2019, 34(21): 4519-4528.

Wu Haifu, Zhang Jianzhong, Zhao Jin, et al. Review of short-circuit detection and protection of silicon carbide MOSFETs[J]. Transactions of China Elec- trotechnical Society, 2019, 34(21): 4519-4528.

[15] Wang Jianjing, Chung H, Li R. Characterization and experimental assessment of the effects of parasitic elements on the MOSFET switching performance[J]. IEEE Transactions on Power Electronics, 2013, 28(1): 573-590.

[16] Zeng Zheng, Li Xiaoling. Comparative study on multiple degrees of freedom of gate drivers for transient behavior regulation of SiC MOSFET[J]. IEEE Transactions on Power Electronics, 2018, 33(10): 8754-8763.

[17] Grbovic P. An IGBT gate driver for feed-forward control of turn-on losses and reverse recovery current[J]. IEEE Transactions on Power Electronics, 2008, 23(2): 643-652.

[18] Grbovic P, Gruson F, Idir N, et al. Turn-on per- formance of reverse blocking IGBT (RB IGBT) and optimization using advanced gate driver[J]. IEEE Transactions on Power Electronics, 2010, 25(4): 970-980.

[19] Shu Lu, Zhang Junming, Peng Fangzheng, et al. Active current source IGBT gate drive with closed- loop d/dand d/dcontrol[J]. IEEE Transactions on Power Electronics, 2017, 32(5): 3787-3796.

[20] 朱義誠, 趙爭鳴, 施博辰, 等. 絕緣柵型功率開關器件柵極驅動主動控制技術綜述[J]. 高電壓技術, 2019, 45(7): 2082-2092.

Zhu Yicheng, Zhao Zhengming, Shi Bochen, et al. Review of active gate control methods for insulated- gate power switching devices[J]. High Voltage Engineering, 2019, 45(7): 2082-2092.

[21] 王莉娜, 鄧潔, 楊軍一, 等. Si和SiC功率器件結溫提取技術現狀及展望[J]. 電工技術學報, 2019, 34(4): 703-716.

Wang Lina, Deng Jie, Yang Junyi, et al. Junction temperature extraction methods for Si and SiC power devices-a review and possible alternatives[J]. Transa- ctions of China Electrotechnical Society, 2019, 34(4): 703-716.

[22] 李先允, 盧乙, 倪喜軍, 等. 一種改進SiC MOSFET開關性能的有源驅動電路[J]. 中國電機工程學報, 2020, 40(18): 5760-5770.

Li Xianyun, Lu Yi, Ni Xijun, et al. An active gate driver for improving switching performance of SiC MOSFET[J]. Proceedings of the CSEE, 2020, 40(18): 5760-5770.

[23] 馮超, 李虹, 蔣艷鋒, 等. 抑制瞬態電壓電流尖峰和振蕩的電流注入型SiC MOSFET有源驅動方法研究[J]. 中國電機工程學報, 2019, 39(19): 5666-5673, 5894.

Feng Chao, Li Hong, Jiang Yanfeng, et al. Research on current injection active drive method of SiC MOSFET with transient voltage and current spike and oscillation suppression[J]. Proceedings of the CSEE, 2019, 39(19): 5666-5673, 5894.

[24] Yang Yuan, Wen Yang, Gao Yong. A novel active gate driver for improving switching performance of high-power SiC MOSFET modules[J]. IEEE Transa- ctions on Power Electronics, 2019, 34(8): 7775- 7787.

[25] 劉平, 李海鵬, 苗軼如, 等. 基于驅動電流動態調節的低過沖低損耗SiC MOSFET有源門極驅動[J]. 中國電機工程學報, 2020, 40(18): 5730-5742.

Liu Ping, Li Haipeng, Miao Yiru, et al. Low overshoot and low loss active gate driver for SiC MOSFET based on driving current dynamic regu- lation[J]. Proceedings of the CSEE, 2020, 40(18): 5730-5742.

[26] Acharya S, She Xu, Tao Fengfeng, et al. Active gate driver for SiC-MOSFET-based PV inverter with enhanced operating range[J]. IEEE Transactions on Industry Applications, 2019, 55(2): 1677-1689.

[27] Nayak P, Hatua K. Active gate driving technique for a 1200V SiC MOSFET to minimize detrimental effects of parasitic inductance in the converter layout[J]. IEEE Transactions on Industry Applications, 2018, 54(2): 1622-1633.

[28] Nayak P, Hatua K. Parasitic inductance and capacitance-assisted active gate driving technique to minimize switching loss of SiC MOSFET[J]. IEEE Transactions on Industrial Electronics, 2017, 64(10): 8288-8298.

[29] Chen Kainan, Zhao Zhengmin, Yuan Liqiang, et al. The impact of nonlinear junction capacitance on switching transient and its modeling for SiC MOSFET[J]. IEEE Transactions on Electron Devices, 2014, 62(2): 333-338.

[30] Zhao Shuang, Dearien A, Wu Yuheng. Adaptive multi-level active gate drivers for SiC power devices[J]. IEEE Transactions on Power Electronics, 2020, 35(2): 1882-1898.

[31] Zhao Shuang, Zhao Xingcheng, Dearien A, et al. An intelligent versatile model-based trajectory-optimized active gate driver for silicon carbide devices[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 429-441.

[32] Sukhatme Y, Miryala V, Ganesan P, et al. Digitally controlled gate current source-based active gate driver for silicon carbide MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2020, 67(12): 10121-10133.

[33] Camacho A, Sala V, Ghorbani H, et al. A novel active gate driver for improving SiC MOSFET switching trajectory[J]. IEEE Transactions on Industrial Elec- tronics, 2017, 64(11): 9032-9042.

[34] Riazmontazer H, Mazumder S. Optically switched- drive-based unified independent d/dand d/dcontrol for turn-off transition of power MOSFETs[J]. IEEE Transactions on Power Electronics, 2015, 30(4): 2338-2349.

[35] 黃華震, 仝涵, 王寧燕, 等. 考慮寄生振蕩的IGBT分段暫態模型對電磁干擾預測的影響分析[J]. 電工技術學報, 2021, 36(12): 2434-2445.

Huang Huazhen, Tong Han, Wang Ningyan, et al. Analysis of the influence of IGBT segmented transient model with parasitic oscillation on elec- tromagnetic interference prediction[J]. Transactions of China Electrotechnical Society, 2021, 36(12): 2434-2445.

[36] 凌亞濤, 趙爭鳴, 姬世奇. 基于主動柵極驅動的IGBT開關特性自調節控制[J]. 電工技術學報, 2021, 36(12): 2482-2494.

Ling Yatao, Zhao Zhengming, Ji Shiqi. Self- regulating control of IGBT switching characteristics with active gate drive[J]. Transactions of China Electrotechnical Society, 2021, 36(12): 2482-2494.

[37] Duan Zhuolin, Fan Tao, Wen Xuhui, et al. Improved SiC power MOSFET model considering nonlinear junction capacitances[J]. IEEE Transactions on Power Electronics, 2018, 33(3): 2509-2517.

[38] Yamaguchi K, Katsura K, Yamada T, et al. Criteria for using antiparallel SiC SBDs with SiC MOSFETs for SiC-based inverters[J]. IEEE Transactions on Power Electronics, 2020, 35(1): 619-629.

[39] Chuang Haohsiang, Guo Weida, Lin Yuhsiang, et al. Signal/power integrity modeling of high-speed memory modules using chip-package-board coanalysis[J]. IEEE Transactions on Electromagnetic Compatibility, 2010, 52(2): 381-391.

[40] Hoi Lee, Mok P. Active-feedback frequency- compensation technique for low-power multistage amplifiers[J]. IEEE Journal of Solid-State Circuits, 2003, 38(3): 511-520.

Review of Active Gate Driver for SiC MOSFET with Switching Trajectory Optimization

（School of Electrical Engineering Southeast University Nanjing 210096 China）

With the popularization of SiC MOSFETs, the problems of overshoot, oscillation and electromagnetic interference in the switching transient process have attracted more and more attention. As a novel driver, active gate driver (AGD) is widely used in the switching trajectory optimization of SiC MOSFETs. First of all, this paper analyzes the working principle of the AGD circuit, and gives the influence of different driving parameters on the switching characteristics. Secondly, this paper focuses on the working mode of the threshold-trigger type AGD circuit. It summarizes the AGD circuit from the three aspects of transient positioning technology, logic processing architecture, and power amplification topology. The advantages and disadvantages of different technologies are evaluated, and the process of AGD circuit design is proposed. Finally, the development trend of AGD circuit for SiC MOSFET switch trajectory is discussed.

SiC MOSFET, active gate driver (AGD), switching trajectory, oscillation

10.19595/j.cnki.1000-6753.tces.210560

TM46

王 寧 男，1998年生，碩士研究生，研究方向為寬禁帶半導體器件電磁暫態建模及其主動控制策略。E-mail: 875313179@qq.com

張建忠 男，1970年生，研究員，博士生導師，主要研究領域為新能源發電和電力電子技術。E-mail: jiz@seu.edu.cn（通信作者）

2021-04-20

2021-07-08

國家自然科學基金重大資助項目（51991384）。

（編輯 陳 誠）