高阻態(tài)接口電路的應用

陳鶴立

高阻態(tài)接口電路的應用

陳鶴立

（深圳電橋科技有限公司，廣東 深圳 518000）

微機系統(tǒng)中，用總線擴展各類外設(shè)接口器件，是實現(xiàn)功能的一般模式，總線的設(shè)計對系統(tǒng)穩(wěn)定運行具有重要意義，處理器一般需要通過總線連接多個外設(shè)，如何實現(xiàn)在某個器件發(fā)生故障時系統(tǒng)仍然可以正常運行，是提高系統(tǒng)可靠性、穩(wěn)定性、安全性的主要課題．另外，硬件設(shè)計的單元化、模塊化，對于提高系統(tǒng)的擴展性和維護性，具有實際意義．文章從單片機總線的典型工作模式入手，分析了電路高阻態(tài)接口的工作原理，設(shè)計了一種使用具有高阻態(tài)接口的器件74HC245來實現(xiàn)總線保護和擴展的方法，使部分器件發(fā)生故障、受干擾時不會影響系統(tǒng)總線的正常工作，還可使用高阻態(tài)接口來擴展外設(shè)．實踐證明，對提高系統(tǒng)數(shù)據(jù)傳輸?shù)姆€(wěn)定性具有較好效果，通過改進該電路可應用到不同處理器系統(tǒng)中．

單片機；總線；接口；高阻態(tài)；74HC245

以微處理器為核心的電路中，常需要擴展外設(shè)，處理器和外設(shè)之間信號傳輸?shù)姆€(wěn)定性和可靠性，對系統(tǒng)的穩(wěn)定運行具有決定性意義，常規(guī)的設(shè)計方式是將處理和外設(shè)之間同類信號線直接相連，形成數(shù)據(jù)、控制、指令等總線，來實現(xiàn)處理器對外設(shè)的訪問[1,2]，該模式簡單易行，但存在以下缺陷：1）擴展負載較多的情況下驅(qū)動能力受限；2）總線上某個器件故障時可能會造成整個總線失效導致設(shè)備功能完全喪失；3）高速傳輸數(shù)據(jù)時可能由于總線干擾導致數(shù)據(jù)傳輸出錯；4）難以實現(xiàn)數(shù)據(jù)冗余擴展設(shè)計；5）外部的輸入、輸出信號容易對內(nèi)部總線造成干擾．為了提高硬件穩(wěn)定性當前常用的抗干擾措施有：1）增加濾波電容；2）提高走線規(guī)范性；3）降低時鐘頻率；4）采用軟件濾波，雖然有一定效果，但是針對不同電路板往往不甚理想．

從上述可見，處理器和外設(shè)直接相連的設(shè)計模式，僅能完成基本的功能，難以應用于可靠性要求較高的場合．設(shè)計者在實現(xiàn)基本功能的前提下，應將關(guān)注的重點從實現(xiàn)功能轉(zhuǎn)向在實現(xiàn)功能的基礎(chǔ)上如何提高電路系統(tǒng)的穩(wěn)定性．本文結(jié)合接口電路的高阻狀態(tài)，設(shè)計了一種簡易的總線保護電路．

1 接口電路設(shè)計

時序邏輯電路中除了高、低2個狀態(tài)，還常用到高阻態(tài)，高阻態(tài)分為待機和工作2個模式，由外部使能信號切換，高阻態(tài)接口待機時不會影響其他電路，工作時具有較強的驅(qū)動能力．時序電路中同一個管腳往往需要分時作為輸入和輸出使用，因此需要有一個自動切換數(shù)據(jù)流向的器件，另一方面同一個管腳往往需要分時與多個外設(shè)交互，例如讀操作時，多個外設(shè)傳來的輸入的信號需要分時加載到同一個輸入管腳，而多路外設(shè)傳來的信號往往電平不一致，輸入信號疊加引起的干擾會導致邏輯混亂甚至損壞器件，因此需要有一個隔離的器件，在分時操作中選通某一路信號單獨進行輸入．

一個設(shè)計良好的總線系統(tǒng)，需要考慮管腳輸入輸出模式轉(zhuǎn)換和外部信號隔離切換的問題，高阻態(tài)就可以用來解決上述問題．高阻態(tài)是高、低電平狀態(tài)外的第三種電路模式，又稱為第三態(tài)，高阻可以理解為待機時管腳處于開路狀態(tài)，理想情況下，待機時該節(jié)點沒有電流的輸入輸出，電壓值由外部電路決定，該節(jié)點與電源或地之間的電阻為無窮大，工作時作為輸入輸出緩沖和驅(qū)動使用．

1.1 74HC245芯片的功能特點

74HC245是具有8路并行、雙向傳輸、三態(tài)接口、通斷選擇、驅(qū)動功能的高速CMOS芯片，兼容TTL邏輯，可以用于微處理器系統(tǒng)各類總線的擴展，圖1和表1為74HC245的管腳圖和真值表[3]：

DIR為傳輸方向選擇端，高電平時信號由Ai端輸入Bi端輸出，低電平時方向相反．Ai、Bi均可作為輸入或輸出使用，傳輸中74HC245會對信號進行電流放大以提高驅(qū)動能力．OE（本文OE和EN通用）為使能端，為高時Ai與Bi間的信號傳輸將隔斷，為低時Ai/Bi之間才可傳輸信號，假設(shè)Ai接單片機總線、Bi接外設(shè)總線，EN管腳可以切斷/接通Ai/Bi之間的聯(lián)系，起到了總線開關(guān)的作用，隔斷（OE=1）時Ai/Bi輸出狀態(tài)為高阻，對各自總線沒有影響、狀態(tài)取決于外部電路．

1.2 高阻態(tài)總線接口電路原理

圖2為74HC245芯片中某一路內(nèi)部原理圖．

圖2中EN是使能端（即OE），為0時，允許總線在Ai和Bi之間傳輸信號，DIR為傳輸方向控制端，用來控制總線數(shù)據(jù)的流向，表2為狀態(tài)傳輸表．

表2中EN為使能，DIR選擇輸入、輸出，Ai接單片機內(nèi)部數(shù)據(jù)總線，Bi接外設(shè)總線，這兩組信號在讀/寫模式下，交替作為輸入/輸出，第3、6列的U9C/8、U9D/11分別代表U9C的第8腳和U9D的第11腳，用來開放或關(guān)閉Ai、Bi的輸出傳輸通道，第4、5列的U8A/3和U9A/3，分別用來驅(qū)動Ai信號輸出的高、低電平，驅(qū)動器件是T1、T2，第7、8列的U8B/6和U9B/6，分別用來驅(qū)動Bi信號輸出的高、低電平，驅(qū)動器件是T3、T4．

圖1 74HC245的管腳圖

表1 74HC245功能和狀態(tài)表

圖2 74HC245內(nèi)部某一路原理圖

表2 74HC245傳輸狀態(tài)表

表2中第一行EN為1時，器件處于禁止狀態(tài)，DIR信號無論0還是1，T1-T4場效應管都是處于斷開，此時Ai、Bi相對VCC和GND之間都不導通、電阻很大，Ai、Bi的狀態(tài)由外接的電路決定，同時，由于U9C的8腳、U9D的11腳均為0，鎖住了U8A、U9A和U8B、U9B這兩部分電路，使Ai、Bi外接電路不會對Bi、Ai造成影響，這樣相當于隔離了Ai和Bi．

表2的第2、3行EN、DIR均為0，是讀數(shù)據(jù)模式，此時U9C/8為0、U9D/11為1，鎖住了U8A、U9A，T1、T2為關(guān)閉，開放了U8B、U9B（傳輸前U8B/4為1，U9B/5為0），數(shù)據(jù)從Bi傳輸?shù)紸i，Bi為0時，U8B/6為1，T3關(guān)閉，U9B/6為1，T4導通，Ai接地輸出0，Bi為1時，U8B/6為0，T3導通，U9B/6為0，T4關(guān)閉，Ai接VCC輸出1．

表2的第4、5行EN為0、DIR為1，是寫數(shù)據(jù)模式，此時U9C/8為1、U9D/11為0，鎖住了U8B、U9B，T3、T4為關(guān)閉，開放了U8A、U9A（傳輸前U8A/1為1，U9A/2為0），數(shù)據(jù)從Ai傳輸?shù)紹i，Ai為0時，U8A/3為1，T1關(guān)閉，U9A/3為1，T2導通，Bi接地輸出0，Ai為1時，U8A/3為0，T1導通，U9A/3為0，T2關(guān)閉，Bi接VCC輸出．

由上述分析可知，74HC245隔離功能是通過EN腳鎖閉傳輸通道來控制，而驅(qū)動則是通過輸出MOS管接通VCC、GND來實現(xiàn)，MOS管具有較大的電流驅(qū)動能力，可實現(xiàn)數(shù)據(jù)穩(wěn)定地傳輸，在待機時（EN=1），所有MOS管均為斷，因此Ai/Bi的電平狀態(tài)由外部電路確定．

需要說明，圖2僅講述原理，實際使用中還應考慮到每路2個MOS管柵極冒險競爭情況，例如，EN為0的有效狀態(tài)下，假設(shè)數(shù)據(jù)為Ai到Bi傳輸（DIR=1），某時刻Ai為高，得到U8A和U9A的3為低，T1導通、T2關(guān)閉，Bi輸出為高，如果此時Ai從高變?yōu)榈停琔8A的1和U9A的2狀態(tài)保持不變，Ai從高到低變化時造成U8A和U9A翻轉(zhuǎn)，引發(fā)T1截止和T2導通，由于U8A傳輸?shù)絋1和U9A傳輸?shù)絋2的電路中，制造工藝不可能完全一致（U8A和U9A存在傳輸延遲的區(qū)別、T1和T2存在通斷狀態(tài)切換延時的區(qū)別），如果在T1導通、T2截止的轉(zhuǎn)變過程中時，T2先導通而T1尚未截止，就可能造成T1和T2的漏極/源級同時導通、電源VCC通過T1、T2對地發(fā)生短路.因此，在EN有效時變動Ai就可能會造成冒險競爭的現(xiàn)象，簡單的處理是在Ai變動時盡量先將EN禁止，即將T1和T2都設(shè)置為截止狀態(tài)，準備好Ai信號后，再開放U8A和U9A，用軟件來確保每次只有一個MOS管導通．

2 系統(tǒng)設(shè)計

2.1 74HC245芯片擴展單向總線

簡單說明多片74HC245的高阻態(tài)接口，擴展總線連接多路外設(shè)，以圖3為例，假設(shè)此時由3個Ai（A10、A20、A30）并聯(lián)輸入系統(tǒng)內(nèi)部總線，Bi（B10、B20、B30）為各自獨立的外部總線，如需要將“輸入1”信號接入內(nèi)部總線，先置EN1、EN2、EN3為均為1，再清EN1為0，使A10為工作狀態(tài)，其傳輸模式為讀（信號從B10到A10），由于A20、A30為高阻態(tài)，將不會對A10輸入內(nèi)部系統(tǒng)總線的數(shù)據(jù)信號發(fā)生影響，同時由于EN2、EN3為1，輸入2和輸入3信號無法接入內(nèi)部總線，這樣就實現(xiàn)了多路外設(shè)總線分時切換接入系統(tǒng)總線的擴展應用，此外經(jīng)過74HC245的外設(shè)輸入信號，被74HC245驅(qū)動，提高了進入總線后的抗干擾能力．

在圖3系統(tǒng)電路設(shè)計時，如果需要依次讀取1、2、3路輸入信號，每次讀取前程序應先使三路輸入74HC245均處于禁止狀態(tài)（每路EN為1），然后開放第一路輸入信號，讀取完成后，立即將第一路74HC245恢復到禁止狀態(tài)，然后再依次讀取其他輸入信號，最后程序?qū)⑷份斎胪啡拷梗?/p>

圖3 74HC245擴展多路輸入

2.2 74HC245芯片擴展雙向總線

高阻態(tài)接口電路同樣可以用于雙向數(shù)據(jù)傳輸?shù)臄U展和保護，例如擴展多路存儲器，通常情況下每個存儲器的同類總線相互連接后統(tǒng)一接入處理器總線，為了保護總線不會因為某個存儲器損壞而使其他外設(shè)無法傳輸數(shù)據(jù)，可以使每個處理器總線經(jīng)過74HC245隔離后，再接入系統(tǒng)總線，這樣在某個存儲器損壞的情況下，可以將該器件隔離出去，保證其他存儲器正常工作．

圖4設(shè)計可用于實現(xiàn)系統(tǒng)冗余設(shè)計，用在可靠性需求較高的場所，為防止單一存儲器失效，可將數(shù)據(jù)做3個備份，分別存儲于上述三路存儲器中，通過“2正常1故障”的判斷原則，可以有一次元件失效容錯的機會，一旦某一路存儲器讀出的數(shù)據(jù)與其他兩路不同，則判斷該路存儲器可能故障，通過74HC245的隔離功能，將故障存儲器隔離出去，不至于影響到其他兩路存儲器的正常工作，也可以使用兩路相互隔離的存儲器進行數(shù)據(jù)的熱備份，當然，還可以用來擴展多路存儲器．圖4中任何一個存儲器如果發(fā)生故障，由于采用了74HC245進行內(nèi)、外部數(shù)據(jù)總線隔離，外部總線故障不會對內(nèi)部總線造成影響，系統(tǒng)使用剩余的2個存儲器仍可繼續(xù)穩(wěn)定運行．

圖4 74HC245擴展雙向總線

3 應用案例

3.1 擴展數(shù)據(jù)存儲器總線的案例

以89C52擴展非易失存儲器29SF040為例，來說明74HC245作為具有高阻態(tài)接口的器件，在總線擴展中的作用．

圖5 高阻態(tài)接口擴展存儲器系統(tǒng)圖

圖5中U7為29SF040，是小扇區(qū)FLASH存儲器，容量512K字節(jié)、4096個扇區(qū)，每扇區(qū)128字節(jié)，可以使用52單片機自帶內(nèi)部高128字節(jié)RAM進行讀寫操作，讀操作采用字節(jié)為單位讀取，寫操作以扇區(qū)為單位，讀-修改-寫模式如下：先將需要修改的字節(jié)所在扇區(qū)128字節(jié)數(shù)據(jù)一次讀出，暫存在單片機片內(nèi)高128個字節(jié)RAM，然后對RAM內(nèi)數(shù)據(jù)進行修改，最后一次性連續(xù)地將數(shù)據(jù)寫回目標扇區(qū)，在使用22.1184MHz晶振時每寫入一個字節(jié)時需要約10μs的延時，寫完一個扇區(qū)后需進行10ms左右延時，寫扇區(qū)前需進行扇區(qū)擦除，然后再依次寫入用戶數(shù)據(jù)，每寫一個字節(jié)前，需要先寫入一個寫命令①SST公司（Silicon Storage Technology，Inc）技術(shù)手冊．4Mbit Small-Sector Flash SST29SF040/SST29VF040.pdf：1-4．．

圖5中89C52輸出數(shù)據(jù)、地址、控制總線，都采用雙向緩沖器74HC245（U3-U6）進行隔離，地址和控制總線為單向傳輸，數(shù)據(jù)總線為雙向傳輸，在讀、寫時DIR相應的為低和高狀態(tài)，U4的傳輸方向信號DIR由讀、寫、片選、P1口線生成，選擇邏輯輸出的信號分兩部分，一是控制處理器一側(cè)的74HC245，另一部分是通過U6輸出到存儲器一側(cè)，在U6待機時，輸出CS為高阻態(tài)，其電平由外部上拉電阻R1上拉到高，因此29SF040處于禁止狀態(tài)．處理器訪問存儲器時，通過選擇邏輯先開放隔離地址、控制總線74HC245（U3、U4、U5），然后設(shè)置需要的P1口線信號，用總線讀寫指令MOVX完成對存儲器的訪問．

圖6 高阻態(tài)接口擴展存儲器原理圖

圖6為單片機擴展29SF040原理圖，為簡單說明，省去了地址線和控制線的隔離74HC245，只保留數(shù)據(jù)線的隔離74HC245，在實際設(shè)計中，需要加入另外3個74HC245隔離器，用作高、低8位地址、控制總線的隔離和驅(qū)動，對于地址、控制總線，每個74HC245的EN和DIR可以直接相連，存儲器和單片機除了CE1信號外，其他總線均處于隔離狀態(tài)，由74HC245連接單片機和存儲器的總線，單片機通過總線進行其他操作時，不會對存儲器有影響．圖中U5、U6、U7組成傳輸方向選擇電路，單片機從存儲器讀寫數(shù)據(jù)前，先通過開通隔離高、低地址和控制信號的74HC245，然后在RD/WR同步下，選通U3數(shù)據(jù)傳輸方向，來完成讀存儲器的讀寫操作，表3為存儲器讀寫狀態(tài)表．

表3 存儲器讀寫狀態(tài)表

表3第1、2行總線處于待機狀態(tài)，P1.3（CE1）作為緩沖器和存儲器的片選信號，待機時為高，74HC245和29SF040都是禁止狀態(tài)，同時利用U7B和U7C鎖住了WR、RD，RD1和WR1均為高，不會觸發(fā)單片機對存儲器的誤操作．

表3第3、4行，P1.3（CE1）為低，74HC245和29SF040處于允許狀態(tài)，開放了U7B和U7C，執(zhí)行MOVX指令后，WR、RD通過U5A、U6A、U5B、U7A生成數(shù)據(jù)傳輸方向信號245DIR，加載到U3的DIR方向選擇端，在RD/WR信號有效時驅(qū)動245DIR動作，讀時為低、寫時為高，245DIR信號僅在單片機側(cè)內(nèi)部總線內(nèi)有效，因此無需經(jīng)過信號隔離74HC245來驅(qū)動．

3.2 多處理器共享內(nèi)存的案例

通過74HC245對總線隔離和驅(qū)動，還可以擴展共享RAM，用于多處理器系統(tǒng)，如圖7所示．為了防止主、從機競爭總線的使用權(quán)，本例采用以主機控制下主-從工作模式來介紹．框圖分為4個部分，左側(cè)U1為主機，右側(cè)U12為從機，中間6264（U7）為共享存儲器，下方U65、U66、U67和U68、U69、U70、U75作為主、從機連接信號使用．主、從機接到各自隔離驅(qū)動74HC245的Ai端的總線稱為局部總線，每個74HC245的Bi端連接RAM的總線稱為系統(tǒng)總線，下方主機和從機互連的稱為信號總線，單片機內(nèi)部WR、RD、P1.X等為內(nèi)部控制總線．主、從機各自的局部總線經(jīng)過本機74HC245驅(qū)動后，接入系統(tǒng)總線對RAM進行讀寫，主機寫共享數(shù)據(jù)到RAM后由從機讀取，這個方向稱為下行，反之如果數(shù)據(jù)由從機經(jīng)共享RAM中轉(zhuǎn)后被主機讀取則稱為上行，數(shù)據(jù)傳輸是主、從機在信號總線的交互控制下分時進行，下面分3個步驟簡介數(shù)據(jù)的下行流程（數(shù)據(jù)上行流程類似，本文略）：

圖7 多處理器擴展共享內(nèi)存

第一步主機寫下行數(shù)據(jù)到共享RAM，寫入方式與擴展29SF040類似，在主機寫入RAM時需要先屏蔽從機對RAM的控制，圖中主機P1.6就是輸出到從機總線的禁止信號，該信號（置高電平后）經(jīng)過U67驅(qū)動，加載到從機一側(cè)的三個或門（U69、U70、U75），鎖住從機訪問系統(tǒng)總線的74HC245（U32、U42、U52）的EN、RAM片選（P1.4）、數(shù)據(jù)方向（U71）等3個信號，接著主機P1.1清0開放U64，使主機局部總線連通到系統(tǒng)總線，然后主機使用MOVX指令，在方向電路控制下（U64輸出讀寫方向信號），將下行數(shù)據(jù)寫入RAM．

第二步啟動從機讀取下行數(shù)據(jù)，主機P1.1置1，切斷主機總線和系統(tǒng)總線的連接（關(guān)閉U31、U41、U51），將P1.6清0，開放從機的局部總線和系統(tǒng)總線的通道（開放U69、U70、U75），主機P1.5清0，通知從機讀取RAM中數(shù)據(jù)，從機運行中，通過查詢P3.5狀態(tài)來確認是否需要讀取RAM中的下行數(shù)據(jù)，一旦從機P3.5為0，則從機總線在方向電路（U71、U75）的控制下，啟動讀取下行數(shù)據(jù)，將共享RAM中數(shù)據(jù)塊讀走，完成后從機清P1.2為0，通知主機讀取完成．

第三步恢復主機對系統(tǒng)總線的控制，主機檢測到從機發(fā)來的P1.2為0的信號后，置P1.6為1，切斷從機總線訪問系統(tǒng)總線的通路，重新獲得系統(tǒng)總線控制，接著主機置P1.5為1，通知從機退出讀取下行數(shù)據(jù)操作，從機檢測到P3.5為1后立即退出．

上述過程中，從機響應主機采用的是查詢模式，也可以將主機P1.5經(jīng)驅(qū)動后接到從機P3.2（或P3.3）中斷腳，讓從機采用中斷方式響應主機讀取RAM的操作．采用同樣方式主機還可擴展多個從機，如果處理器/外設(shè)選擇使用16/32位器件，稍加修改上述原理依然適用．

在自動控制化方面，該模式可以用于需要快速查詢外部設(shè)備運行參數(shù)的場合，如數(shù)控車床主機操作拖板行走中，可以采用該方式擴展軸步進電機、軸步進電機、軸絕對值旋轉(zhuǎn)編碼器、軸絕對值旋轉(zhuǎn)編碼器、顯示屏等5個從機模塊，主機通過共享RAM將需要行走的插補數(shù)據(jù)下載（下行）到軸、軸步進電機模塊，啟動運行后，通過讀取和軸絕對值編旋轉(zhuǎn)碼器（上行）檢測拖板實際位置，并下發(fā)給顯示模塊進行顯示（下行），假設(shè)拖板走刀速度是3 mm/S，控制精度0.01 mm，因此將上述流程每個循環(huán)周期控制在3 ms以內(nèi)，即可將控制精度控制在0.01 mm內(nèi)．

[1] 李朝青．單片機原理及接口技術(shù)（第五版）[M]．北京：北京航空航天大學出版社，2017：197-200．

[2] 李全利．單片機原理與接口技術(shù)（第三版）[M]．北京：高等教育出版社，2020．

[3] Philips Semiconductors.74HC245/74HCT245 Octal bus tranceiver/3-state Product data sheet.pdf[C]// Rev. 03-31 January 2005 (Document number: 9397 750 14502)：22．

Application of High Resistance Interface Circuit

CHEN Heli

（）

In microcomputer system, using bus to expand memory and other peripheral interface devices is the main way to realize the system function. The stability of bus is of great significance to the stable operation of the system. Processors generally need to connect multiple peripherals at the same time through bus. How to realize the normal operation of the system when a device fails is the main subject to improve the reliability, stability and safety of the system. In addition, the unitization and modularization of hardware design also has practical significance in improving the expansibility and maintainability of the system. Starting with the typical working mode of single chip microcomputer bus, this paper analyzes the working principle of circuit high resistance interface, and designs a method to realize bus protection and expansion by using the device 74hc245 with high resistance interface, so that the normal operation of system bus will not be affected when some devices fail and are disturbed. In addition, high resistance interface can be used to expand peripherals. Through practical application, it is proved that it has a good effect on improving the stability of system data transmission. By improving the circuit, it can be applied to different processor systems.

single chip microcomputer; Bus; interface; high resistance state; 74HC245

TP368.1

A

1672-0318（2022）03-0037-07

10.13899/j.cnki.szptxb.2022.03.006

2021-09-27

陳鶴立，男，江蘇南京人，學士，工程師，研究方向：建筑智能化．

（責任編輯：王璐）