基于開關(guān)瞬態(tài)反饋的SiC MOSFET有源驅(qū)動電路

劉 平 陳梓健 苗軼如 楊江濤 李 偉

基于開關(guān)瞬態(tài)反饋的SiC MOSFET有源驅(qū)動電路

劉 平 陳梓健 苗軼如 楊江濤 李 偉

（湖南大學(xué)電氣與信息工程學(xué)院 長沙 410006）

受內(nèi)部寄生參數(shù)與結(jié)電容的影響，碳化硅（SiC）功率器件在高速開關(guān)過程中存在極大的電流電壓過沖與高頻開關(guān)振蕩，嚴(yán)重影響了SiC基變換器的運(yùn)行可靠性。因此，該文首先對SiC MOSFET開關(guān)特性進(jìn)行深入分析，揭示柵極電流與電流電壓過沖的數(shù)學(xué)關(guān)系；然后提出一種變柵極電流的新型有源驅(qū)動電路；通過對SiC MOSFET開關(guān)瞬態(tài)的漏極電流變化率dd/d、漏-源極電壓變換率dds/d以及柵極電壓gs的直接檢測與反饋，在開關(guān)過程的電流和電壓上升階段對柵極電流進(jìn)行主動調(diào)節(jié)，抑制電流電壓過沖與振蕩；最后在多個工況下對本文所提方案進(jìn)行實驗驗證。結(jié)果表明，與常規(guī)驅(qū)動方案相比，該文方法減小了30%～50%的電流電壓過沖，有效抑制振蕩與電磁干擾，提高了SiC MOSFET變換器的運(yùn)行可靠性。

碳化硅MOSFET 有源驅(qū)動 柵極電流 電流過沖 電壓過沖

0 引言

與傳統(tǒng)硅基功率器件相比，碳化硅（Silicon Carbide, SiC）MOSFET具有寬禁帶、擊穿與阻斷電壓高、導(dǎo)熱特性好、開關(guān)速度快等優(yōu)點[1-2]，在電動汽車、航空航天、新能源等領(lǐng)域擁有傳統(tǒng)功率器件無法比擬的巨大優(yōu)勢[3-4]。然而，隨著SiC MOSFET開關(guān)速度的增加，器件的開關(guān)特性對內(nèi)部寄生參數(shù)和結(jié)電容非常敏感，研究表明10kV SiC MOSFET的d/d高達(dá)140V/ns[5]，導(dǎo)致在高速開關(guān)過程中極易產(chǎn)生嚴(yán)重的電流、電壓過沖與振蕩[6-7]，同時加劇電磁干擾（Electromagnetic Interference，EMI）的影響，增加器件損耗，縮短壽命[8-10]。

針對以上問題，國內(nèi)外學(xué)者提出了多種SiC MOSFET電流、電壓過沖與振蕩的抑制方法，如并聯(lián)RC緩沖電路[11]、低雜散電感的封裝設(shè)計[12]、優(yōu)化回路PCB布局[7]、增大柵極電阻[13]等，但是這些方法的抑制效果有限或需要在功率電路中加入其他元件，額外增加損耗并可能產(chǎn)生過電壓、過電流等問題。

與上述方法相比，有源驅(qū)動電路（Active Gate Driver, AGD）是在常規(guī)驅(qū)動電路（Conventional Gate Driver, CGD）基礎(chǔ)上增加由有源器件構(gòu)成的電路，在SiC MOSFET開關(guān)過程的特定階段改變驅(qū)動電路的結(jié)構(gòu)，從而對SiC MOSFET的開關(guān)性能進(jìn)行優(yōu)化[14]，受到了國內(nèi)外學(xué)者的廣泛研究，相繼提出了變柵極電阻[15-16]、變柵極電壓[17-18]和變柵極電流[14,19]三種方案。文獻(xiàn)[15-16]采用短路電阻法控制不同階段的柵極電阻，有效降低二極管反向恢復(fù)電流峰值與SiC MOSFET過電壓，但柵極電壓檢測容易受到柵極回路振蕩的干擾而產(chǎn)生錯誤的開關(guān)動作。文獻(xiàn)[17-18]通過檢測SiC MOSFET漏-源極電壓和漏極電流，在開關(guān)過程的電流、電壓上升階段動態(tài)切換柵極電壓，實現(xiàn)對電壓、電流過沖與振蕩的有效抑制，但是電壓轉(zhuǎn)換模塊所能提供的電平有限，調(diào)節(jié)范圍較窄。文獻(xiàn)[14]對變電流驅(qū)動方案進(jìn)行優(yōu)化，在傳統(tǒng)驅(qū)動電路基礎(chǔ)上增加了兩條支路，通過注入、分流的方式實現(xiàn)柵極電流的調(diào)節(jié)，但該電路結(jié)構(gòu)復(fù)雜，使用了很多有源器件，有待進(jìn)一步優(yōu)化，文獻(xiàn)[19]提出一種基于鏡像電流源的AGD電路，在開關(guān)過程的不同階段，通過調(diào)節(jié)柵極電流實現(xiàn)對電壓、電流過沖與振蕩的抑制。文獻(xiàn)[20]提出一種多級AGD驅(qū)動方案，設(shè)有主驅(qū)動與輔助驅(qū)動兩級電路，但是該方案較為復(fù)雜，驅(qū)動電路的切換需要通過軟件實現(xiàn)。文獻(xiàn)[21]通過同時控制柵極電阻和柵極電流來抑制開關(guān)電流、電壓過沖，為了精確檢測SiC MOSFET的開關(guān)狀態(tài)，采用串聯(lián)電阻的方式檢測漏極電流，但是該方案會額外增加損耗。

基于變柵極電阻、變柵極電壓的AGD方法本質(zhì)均是通過調(diào)節(jié)柵極電流實現(xiàn)對電壓、電流過沖與振蕩的有效抑制。另外，由于開關(guān)過程十分短暫，驅(qū)動電路控制信號的產(chǎn)生是AGD方案的難點，同時還要防止因開關(guān)信號抖動或電壓、電流振蕩而造成AGD電路誤動作。因此，本文在對SiC MOSFET開關(guān)特性進(jìn)行深入分析的基礎(chǔ)上，提出一種基于漏極電流變化率dd/d、漏-源極電壓變換率dds/d和柵極電壓gs反饋的SiC MOSFET柵極電流動態(tài)調(diào)節(jié)的AGD電路。該電路具有結(jié)構(gòu)簡單、檢測精度高、控制信號發(fā)生時間準(zhǔn)確、可靠性高等優(yōu)勢。最后搭建雙脈沖實驗平臺對所提AGD電路的電壓、電流過沖與振蕩的抑制效果進(jìn)行了實驗驗證。

1 SiC MOSFET開關(guān)特性分析

圖1為SiC MOSFET雙脈沖測試電路等效模型[4]，其中M1為理想的MOSFET模型，gd為柵漏極電容，gs為柵源極電容，ds為漏源極電容，F(xiàn)為寄生電容，bus為濾波電容，g_in和g_out分別為內(nèi)外部柵極電阻，g、d、s、S分別為柵極、漏柵極、開爾文源極、功率源極的寄生電感，load為負(fù)載電感，VD1和VD2為二極管模型。同時在電路中引入輸入電容iss、輸出電容oss、反向傳輸電容rss的概念來表征各極電容之間的關(guān)系。各電容之間關(guān)系為iss=gs+gd、oss=gd+ds、rss=gd。開爾文源極與功率源極間寄生電感sS=s+S，柵極電阻g=g_in+g_out。此外，gs、ds、th為器件端子測得的量，th_in、gs_in、ds_in為器件內(nèi)部測得的量。

圖1 SiC MOSFET雙脈沖測試電路等效模型

1.1 開通特性分析

SiC MOSFET的開通特性曲線如圖2所示[22]，其中開通過程主要包括四個階段。

圖2 SiC MOSFET開通特性曲線

1）0～1時刻。柵極充電延時，驅(qū)動電壓由負(fù)壓EE跳變?yōu)檎龎篊C，通過柵極電阻對輸入電容iss進(jìn)行充電，此時柵極電壓gs_in小于閾值電壓th_in，漏源極電壓ds和漏極電流d保持不變。

2）1～2A時刻。在1時刻，柵極電壓達(dá)到閾值電壓，柵極電流g向輸入電容iss繼續(xù)充電，漏極電流d逐漸上升至負(fù)載電流L，受反并聯(lián)二極管（SiC肖特基二極管，SiC SBD）結(jié)電容充電電流rr的影響，d會繼續(xù)上升，在2A時刻達(dá)到尖峰電流d_peak，d_peak可表示為

式（1）中，rr與漏極電流變化率dd/d成正相關(guān)[23]，即

式中，rr為結(jié)電容充電電荷；dd/d可表示為[21]

將式（3）代入式（2），得到rr與g的關(guān)系為

由式（4）可知，rr與g成正相關(guān)，因此，減小g可以有效減小漏極電流尖峰。

3）2A～3時刻。漏極電流d經(jīng)過振蕩恢復(fù)至負(fù)載電流并保持不變（d=L），柵極電壓鉗位于米勒平臺電壓miller，反并聯(lián)二極管開始阻斷漏源極電壓，ds逐漸下降至零。2A時刻的柵極電流可表示為[24]

漏源極電壓ds下降變化率可表示為

4）3～4時刻。柵極電流繼續(xù)給電容gs充電至MOSFET飽和，柵極電壓快速上升至給定驅(qū)動電壓CC，漏源極電壓下降至接近零的值，漏極電流d維持在負(fù)載電流L，SiC MOSFET完全開通。

1.2 關(guān)斷特性分析

關(guān)斷過程如圖3所示，同理也分為四個階段[24]。

圖3 SiC MOSFET關(guān)斷特性曲線

1）5～6時刻。驅(qū)動電壓由正壓CC跳變?yōu)樨?fù)壓EE，輸入電容iss通過柵極電阻g開始放電，此時處于放電延時階段，漏極電流d和漏源極電壓ds保持不變，6時刻柵極電壓降至米勒平臺電壓miller。

2）6～7時刻。漏源極電壓ds逐漸上升。

3）7～8時刻。柵極電壓下降至閾值電壓，迅速減小的漏極電流d在電路的寄生電感上產(chǎn)生感應(yīng)電壓并與母線電壓一起疊加在漏源極電壓上，形成電壓過沖并發(fā)生振蕩，疊加后形成電壓尖峰ds_peak，可表示為

式中，loop為功率回路的總寄生電感[24]，可由式（8）表示；關(guān)斷電流變化率dd/d可由式（9）表示[21]。

與開通過程相似，在電壓上升階段減小柵極電流g可以有效減小電壓過沖量。

4）8～9時刻。柵極電壓下降至負(fù)壓EE，SiC MOSFET完全關(guān)斷。

綜上所述，在SiC MOSFET開通過程的電流d上升階段可以通過減小柵極電流的方式來抑制d的過沖；同理在SiC MOSFET關(guān)斷過程的電壓ds上升階段，減小負(fù)柵極電流的方式抑制ds的過沖。為了盡量不增加開關(guān)損耗，在開關(guān)過程的其他階段恢復(fù)原柵極電流大小，從而減少在米勒平臺內(nèi)電容gd的充放電時間，提高開關(guān)速度。

2 有源驅(qū)動電路的硬件實現(xiàn)方案

基于上述分析，本文提出一種基于SiC MOSFET開關(guān)瞬態(tài)反饋的有源柵極電流主動調(diào)節(jié)電路，如圖4所示，共分為以下四個部分。

圖4 有源驅(qū)動電路原理

1）開通電流上升狀態(tài)檢測電路，由dd/d檢測電路和開通過程柵極電壓gs-on電壓檢測電路構(gòu)成。

dd/d檢測電路利用開爾文源極和功率源極之間的寄生電感sS因開通電流變化而產(chǎn)生感應(yīng)電壓sS的原理，將電流變化信號轉(zhuǎn)變?yōu)殡妷盒盘栠M(jìn)行檢測。電路中設(shè)置二極管VD1用于排除關(guān)斷過程中電流下降而產(chǎn)生的干擾信號。獲得的感應(yīng)電壓與參考電壓r3進(jìn)行比較，得到相應(yīng)的邏輯信號傳輸至下一級的判斷電路。r3取值為

由分壓電阻6、7，比較器OP1、OP2以及與門AND3構(gòu)成的gs-on檢測電路用于排除電流上升階段和器件導(dǎo)通后電流d振蕩所產(chǎn)生的干擾。通過檢測gs是否處于[r1,r2]區(qū)間，配合dd/d檢測電路所產(chǎn)生的邏輯輸出信號，可以精確識別開通過程的電流上升階段，其中比較電壓r1和r2的取值分別為

2）關(guān)斷電壓上升狀態(tài)檢測電路，由dds/d檢測電路和關(guān)斷過程柵極電壓gs-off檢測電路兩部分組成。

dds/d檢測電路利用微分電路計算關(guān)斷時漏源極間電壓變化率的原理，將電壓變化率轉(zhuǎn)變?yōu)楹愣妷盒盘枺俳?jīng)過比較器與設(shè)定的參考電壓r6進(jìn)行比較，電路中設(shè)置單向二極管用于阻斷器件導(dǎo)通時電壓下降過程產(chǎn)生的干擾信號。r6取值為

與開通部分同理，分壓電阻1、2，比較器OP4、OP5以及與門AND2構(gòu)成的gs-off檢測電路用于排除器件導(dǎo)通后電壓ds振蕩所產(chǎn)生的干擾。通過檢測gs是否處于[r4,r5]區(qū)間，配合dds/d檢測電路所產(chǎn)生的邏輯輸出信號，精確地識別關(guān)斷過程的電壓上升階段，其中比較電壓r4和r5的設(shè)置取值為

式中，gs(7A)為7時刻的米勒平臺電壓miller經(jīng)過if放電時間后7A時刻的柵極電壓的值；if為7A和7的時間差。

3）分流電路，包括一個推挽放大電路、MOS1管、二極管和電阻。開通電流上升狀態(tài)檢測電路產(chǎn)生的檢測信號經(jīng)過推挽電路放大功率后驅(qū)動MOS1管導(dǎo)通，經(jīng)二極管和電阻分流出部分柵極輸入電流。

4）注入電路，結(jié)構(gòu)與分流電路相同。關(guān)斷電壓上升狀態(tài)檢測電路產(chǎn)生的檢測信號經(jīng)推挽電路驅(qū)動MOS2管導(dǎo)通，向柵極注入反向柵極電流，減小關(guān)斷過程柵極電容的放電電流。

3 有源驅(qū)動控制過程

3.1 開通過程控制

SiC MOSFET開通時柵極電壓gs、漏極電流d、漏源極電壓ds以及考慮器件延時的情況下每個檢測電路的信號波形如圖5所示。開通過程的控制可分為四個階段。

圖5 主動控制下開通過程的特性曲線

1）外加驅(qū)動信號由負(fù)電壓EE跳變?yōu)檎妷篊C，柵極電壓gs逐漸上升。此階段gs沒有達(dá)到gs-on檢測電路設(shè)定的最低值r2，邏輯與門AND3輸出低電平。gs小于閾值電壓th，器件兩端的電流和電壓沒有發(fā)生變化，dd/d檢測電路和dds/d檢測電路均沒有感應(yīng)信號輸出。

2）此時柵極電壓滿足r1＞gs＞r2，gs-on檢測電路AND3輸出高電平。同時，快速上升的漏極電流在寄生電感sS上產(chǎn)生感應(yīng)電壓，當(dāng)感應(yīng)電壓經(jīng)過分壓后滿足sS＞r3，OP3輸出高電平。邏輯與門AND1接收兩路高電平信號后輸出高電平，經(jīng)推挽放大電路提升功率后控制MOS1管導(dǎo)通。經(jīng)過約60ns的延時后，在ds上升的后半段分流電路被導(dǎo)通，柵極電流g經(jīng)過電阻10流向地端，柵極電流減小為g-g1，漏極電流的變化率也隨之減小，相應(yīng)的開通電流過沖量減小。而此階段的電流注入電路處于低電平狀態(tài)，不產(chǎn)生動作。

3）漏極電流d上升階段結(jié)束后，會出現(xiàn)幾個周期的振蕩，導(dǎo)致dd/d檢測電路OP3再次產(chǎn)生高電平信號，但是由于此階段gs＞miller，因此AND3輸出低電平，MOS1管及時關(guān)斷，電流分流電路被阻斷，柵極電流恢復(fù)至g。

4）電流變化率為零，dd/d檢測電路的感應(yīng)信號為低電平，控制電路不動作，MOS1管不導(dǎo)通，此時工作狀態(tài)與上一階段相同。

需要說明的是，開通過程的控制中需要滿足id-on＞delay1，其中id-on為開通的漏極電流上升時間，delay1為檢測電路元器件自身延時的總和，且＞1。

3.2 關(guān)斷過程控制

SiC MOSFET關(guān)斷時柵極電壓gs、漏極電流d、漏源極電壓ds以及每個檢測電路的信號波形如圖6所示。與開通過程相同，關(guān)斷過程的控制也分為四個階段。

圖6 主動控制下關(guān)斷過程的特性曲線

1）外加驅(qū)動信號由正壓CC變?yōu)樨?fù)壓EE，柵極電壓gs開始下降，此階段gs還沒降到gs-off檢測電路設(shè)定的最大值r4，邏輯與門AND2輸出為低電平。SiC器件處于關(guān)斷延遲階段，dd/d檢測電路和dds/d檢測電路均沒有感應(yīng)信號輸出，控制電路不發(fā)生動作。

2）考慮到檢測電路與控制電路的硬件延遲（實驗測試延遲為40ns左右），為了避免錯過最佳的柵極電流調(diào)控時機(jī)，在漏源極電壓ds上升的后半段開通電流注入電路，漏極電流下降的前半段關(guān)斷注入電路。此時柵極電壓滿足r4＞gs＞r5，gs-off檢測電路AND2輸出高電平。dds/d檢測電路產(chǎn)生感應(yīng)信號，經(jīng)電阻分壓后大于閾值電壓r6，比較器OP6輸出高電平。邏輯與門AND4接收兩路高電平信號輸出的高電平，經(jīng)推挽放大電路后控制MOS2導(dǎo)通，電流注入電路被導(dǎo)通，向柵極端注入正向電流，此時柵極電流為-g+g2，對應(yīng)的關(guān)斷電壓過沖量得到減小。

3）當(dāng)漏源極電壓ds上升結(jié)束后，ds經(jīng)過幾個周期的振蕩后趨于穩(wěn)定，dds/d檢測電路在振蕩過程中會再次輸出高電平信號，gs經(jīng)分壓后小于r5，邏輯與門AND4輸出低電平，MOS2管被及時關(guān)斷，電流注入電路被阻斷，柵極電流恢復(fù)至g。

4）漏源極電壓ds和漏極電流g振蕩趨于穩(wěn)定值，各檢測電路輸出均為低電平，控制電路不發(fā)生動作，此時工作狀態(tài)與上一階段相同。

需要說明的是，關(guān)斷過程的控制中需要滿足vds-off＞delay2，其中vds-off為關(guān)斷的漏源極電壓上升時間，delay2為檢測電路元器件自身延時的總和，且＞1。

3.3 電流尖峰抑制機(jī)理

首先對未采用有源驅(qū)動方案的電流尖峰進(jìn)行分析。在開通過程的電流上升階段，由于柵極電流g變化率較小，因此g變化在柵極和開爾文源極寄生電感上產(chǎn)生的壓降可以忽略[23]。驅(qū)動回路的等效電路如圖7a所示，其回路的基爾霍夫電壓方程為

在圖2中的2時刻，gs處于米勒平臺，此時g的表達(dá)式為

將式（19）代入式（4），得到未采用有源驅(qū)動方案情況下的過沖電流rr為

在開通階段采用本文提出的分流電阻法，驅(qū)動等效電路如圖7b所示，將分流電阻10并入驅(qū)動電路，為了便于分析10對柵極電流的影響，構(gòu)建其戴維南模型，等效輸入電壓eq與輸出電阻eq為

在2時刻，gs=miller，g的表達(dá)式為

將式（21）與式（22）代入式（4），即可得到加入分流電路的情況下，過沖電流rr的表達(dá)式

在Vds=300V，Id=110A，Vmiller=3.8V，Rg_out=6.8Ω，Rg_in=3Ω，Ciss=12nF，Ls=2.4nH，Lloop=48nH，=85S，Qrr=1.2μC的條件下，對有源分流驅(qū)動方案的電流尖峰抑制效果進(jìn)行理論證明。根據(jù)式（19）～式（23），令R10在3～30Ω范圍內(nèi)變化，分別繪制Vgs達(dá)到米勒平臺電壓時刻ig與Irr的曲線，并與無源驅(qū)動方案對比，如圖8所示。

與傳統(tǒng)無源驅(qū)動方案相比，加入分流電阻10能夠有效降低g(2)，從而降低過沖電流rr，并且電流尖峰抑制效果隨著10增加而減小。

3.4 電壓尖峰抑制機(jī)理

結(jié)合圖3與圖6分析本文提出的電流注入電路對關(guān)斷過程電壓尖峰的抑制作用。根據(jù)式（7），7A時刻電壓過沖量rr處于最大值，也就是回路總電感l(wèi)oop上產(chǎn)生的感應(yīng)電壓，結(jié)合式（9）滿足關(guān)系

因此，減小t7A時刻柵極電流ig能夠降低Vds的尖峰。關(guān)斷過程的無源驅(qū)動電路如圖9a所示。

由于gs(7A)近似為米勒平臺電壓，因此在加入電流注入電路情況下柵極電流為

采用電流注入法，驅(qū)動電路如圖9b所示，構(gòu)建其戴維南等效電路模型，等效輸入電壓eq與輸出電阻eq為

引入電流注入電路后，g(7A)為

將式（26）與式（27）代入式（24），得到加入有源電流注入電路的電壓過沖表達(dá)式。在不造成誤開通的前提下，令R5在20～60Ω范圍內(nèi)變化，繪制與圖8相同條件下的柵極電流與過沖電壓曲線，如圖10所示。可以看出在注入電路開通的情況下，可明顯降低ig(t7A)，從而有效減小過沖電壓Vrr，且電壓過沖的抑制作用隨著R5的增加而減小。

4 實驗結(jié)果與分析

為了驗證本文設(shè)計的有源驅(qū)動電路的有效性，搭建了如圖11所示的雙脈沖測試實驗平臺。其中，SiC MOSFET模塊型號為CAS300M12BM2，示波器為Tektronix MDO3024，采用DSP28335控制板產(chǎn)生雙脈沖信號，差分探頭為Tronovo—HPD0100A，電流探頭為IWATSU—SS684，負(fù)載電感值為48.5μH，模塊的部分參數(shù)見表1，實驗樣機(jī)中器件型號參數(shù)見表2。

表1 CAS300M12B2M模塊的部分參數(shù)

Tab.1 Part parameters of the CAS300M12B2M module

表2 實驗樣機(jī)中器件型號

Tab.2 Components in the experimental prototype

圖11 雙脈沖測試實驗平臺

本文共設(shè)定了九種實驗工況見表3，分別在不同柵極電阻、不同直流母線電壓和不同負(fù)載電流工況下，對所提出的新型有源驅(qū)動電路（AGD）與傳統(tǒng)驅(qū)動電路（CGD）開關(guān)過程中的電流、電壓過沖及振蕩進(jìn)行比較，各工況的開通和關(guān)斷波形依次如圖12～圖14所示。圖15給出了各工況下SiC MOSFET模塊的開通與關(guān)斷損耗結(jié)果，并在同等電流電壓過沖抑制效果下，對比AGD與CGD的開關(guān)損耗[17]。

表3 九種實驗工況設(shè)置

Tab.3 Nine experimental conditions

4.1 不同柵極電阻效果分析

為了驗證設(shè)計的有源驅(qū)動方案在不同柵極電阻下的控制效果，設(shè)置實驗工況為1～3，即直流端母線電壓300V，負(fù)載電流110A，柵極電阻取值分別為3Ω、6.8Ω和10Ω，對比實驗結(jié)果如圖12所示。

由圖12可知，同等直流電壓和負(fù)載電流的條件下，取不同阻值的柵極電阻，AGD對開關(guān)過沖抑制效果明顯。其中，柵極電阻取3Ω時，開通電流峰值由187A下降到151A，電流過沖量降低了36A，減小了46.7%。而關(guān)斷電壓峰值由374V下降到354V，過沖量降低了20V，減小了27.1%。當(dāng)柵極電阻取6.8Ω和10Ω時，開通電流過沖量分別降低了27A和24A，減小了44.3%和53.3%。關(guān)斷電壓過沖量分別降低了28V和24V，減小了53.8%和52.1%。同時，AGD的電流和電壓可以快速進(jìn)入穩(wěn)定狀態(tài)，波形振蕩幅度更小，振蕩時間更短。

圖12 不同柵極電阻下開通與關(guān)斷波形

圖13 不同母線電壓開通和關(guān)斷波形

圖14 不同負(fù)載電流開通和關(guān)斷波形

圖15 CGD與AGD在不同工況的開關(guān)損耗對比

圖15a為不同柵極電阻條件下CGD與AGD的開關(guān)損耗對比，結(jié)合圖12可以看出，柵極電阻為3Ω時AGD的電流電壓抑制效果需要CGD的電阻增加到10Ω才能實現(xiàn)，但此時開關(guān)速度明顯降低，同時開關(guān)損耗增加40%，而使用AGD的開關(guān)損耗只增加13.9%。此外，同等柵極電阻條件下，AGD相比CGD的開關(guān)損耗平均只增加了22.1%，但電流和電壓的過沖值平均降低了48.1%和44.3%。

圖16分別給出了柵極電阻g=6.8Ω，L=110A，dc=300V工況下CGD與AGD的柵極電流實驗波形。可以看出，在電流上升階段與電壓下降階段，本文提出的AGD方案能夠有效降低柵極電流，而在其他過程AGD與CGD的電流曲線保持一致。說明本文所提基于dd/d、dds/d和gs反饋的SiC MOSFET柵極電流動態(tài)調(diào)節(jié)電路的控制信號發(fā)生時間精確，具有良好的實時性和有效性。

4.2 不同母線電壓效果分析

為了驗證本文有源驅(qū)動方案在不同母線電壓下都具有良好的效果，本文分別設(shè)置母線電壓為200V、300V、350V、400V，對應(yīng)的負(fù)載電流為74A、110A、129A、147A，柵極電阻均為6.8Ω，開通和關(guān)斷波形如圖12c、圖12d和圖13所示。

從圖12c、圖12d和圖13中可知，四種母線電壓下，AGD相較于CGD在開通時電流過沖量分別減小了19A、26A、26A、25A，平均降低了40.4%。關(guān)斷時電壓過沖量分別減小了18V、18V、28V、32V，平均降低了45.9%。同時，AGD對電流電壓的高頻振蕩也具有顯著的抑制效果。

圖15b是不同母線電壓下的開關(guān)損耗對比，可知AGD有效減小了電流電壓過沖與振蕩，而器件的開關(guān)損耗平均只增加了29.4%，并且隨著母線電壓的上升，開關(guān)損耗增加率也逐漸減小。

4.3 不同負(fù)載電流效果分析

為了驗證本文提出的有源驅(qū)動方案在不同的負(fù)載電流條件下均具有效性，通過改變首個脈沖時間以獲得45A、70A、110A、140A四種不同負(fù)載電流，此時柵極電阻為6.8Ω，母線電壓為300V，對比實驗結(jié)果如圖14、圖12c和圖12d所示。

由圖14、圖12c和圖12d可知，在相同柵極電阻和母線電壓條件下，AGD的開通電流過沖、關(guān)斷電壓過沖、振蕩幅值和振蕩時間都明顯小于CGD。其中，AGD的開通電流過沖量比CGD分別減小了15A、20A、27A、26A，平均降低了39.1%。同樣，關(guān)斷電壓過沖量分別減小了12V、24V、28V、32V，平均降低了48.9%。而AGD的開關(guān)損耗平均只增加了30.9%，開關(guān)損耗對比如圖15c所示。

4.4 EMI對比分析

通過降低開關(guān)過程中的電流電壓過沖量能夠從源頭上減小SiC MOSFET高頻電磁干擾的發(fā)射。圖17和圖18給出了dc=300V，L=110A，g=6.8Ω工況下，CGD和AGD的開通電流與關(guān)斷電壓波形的頻譜分析對比結(jié)果。

圖17 AGD和CGD的Id頻譜對比

圖18 AGD和CGD的Vds頻譜對比

從頻譜圖17和圖18可知，CGD的開關(guān)電流電壓振蕩均在7.3MHz附近產(chǎn)生尖峰，尖峰出現(xiàn)的位置與振蕩頻率基本一致，而使用AGD的尖峰幅值明顯降低，驗證了本文提出的有源驅(qū)動電路能夠有效降低SiC MOSFET開關(guān)過程的電磁干擾。

5 結(jié)論

不同工況下的實驗結(jié)果證明了本文所提基于開關(guān)瞬態(tài)反饋的SiC MOSFET柵極電流主動調(diào)節(jié)電路能夠有效抑制開通關(guān)斷過程電流電壓過沖、振蕩與電磁干擾，并得到以下結(jié)論：

1）在SiC MOSFET開通過程的電流上升階段減小柵極電流，在關(guān)斷過程的電壓上升階段注入反向柵極電流，能夠有效降低電流電壓的過沖與振蕩。

2）提出的SiC MOSFET漏極電流變化率dd/d、漏-源極電壓變化率dds/d以及柵極電壓gs的檢測電路可以精確識別開關(guān)過程的電流上升階段與電壓上升階段，同時能夠有效防止由驅(qū)動信號抖動以及電流電壓振蕩產(chǎn)生的誤動作。

3）本文提出的AGD方案結(jié)構(gòu)簡單、通用性強(qiáng)，可根據(jù)開關(guān)速度、開關(guān)損耗、電流與電壓過沖等工況需求改變電流分流電路與電流注入電路中的電阻以及比較電路的各閾值電壓。

[1] Zhao Shuang, Zhao Xingchen, Dearien A, et al. An intelligent versatile model-based trajectory-optimized active gate driver for silicon carbide devices[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 429-441.

[2] 張建忠, 吳海富, 張雅倩, 等. 一種SiC MOSFET諧振門極驅(qū)動電路[J]. 電工技術(shù)學(xué)報, 2020, 35(16): 3453-3459.

Zhang Jianzhong, Wu Haifu, Zhang Yaqian, et al. A resonant gate driver for SiC MOSFET[J]. Transactions of China Electrotechnical Society, 2020, 35(16): 3453-3459.

[3] 余寶偉, 郭希錚, 部旭聰, 等. 全碳化硅輔助變流器功率回路振蕩問題[J]. 電工技術(shù)學(xué)報, 2021, 36(增刊2): 619-626.

Yu Baowei, Guo Xizheng, Bu Xucong, et al. Oscillation of power circuit of full SiC auxiliary converter[J]. Transactions of China Electrotechnical Society, 2021, 36(S2): 619-626.

[4] 馮超, 李虹, 蔣艷鋒, 等. 抑制瞬態(tài)電壓電流尖峰和振蕩的電流注入型SiC MOSFET有源驅(qū)動方法研究[J]. 中國電機(jī)工程學(xué)報, 2019, 39(19): 5666-5673, 5894.

Feng Chao, Li Hong, Jiang Yanfeng, et al. Research on current injection active drive method of SiC MOSFET with transient voltage and current spike and oscillation suppression[J]. Proceedings of the CSEE, 2019, 39(19): 5666-5673, 5894.

[5] Zhao Shuang, Dearien A, Wu Yuheng, et al. Adaptive multi-level active gate drivers for SiC power devices[J]. IEEE Transactions on Power Electronics, 2020, 35(2): 1882-1898.

[6] Chen Hao, Divan D. High speed switching issues of high power rated silicon-carbide devices and the mitigation methods[C]//2015 IEEE Energy Conversion Congress and Exposition (ECCE), Montreal, QC, Canada, 2015: 2254-2260.

[7] Nayak P, Hatua K. Active gate driving technique for a 1200 V SiC MOSFET to minimize detrimental effects of parasitic inductance in the converter layout[J]. IEEE Transactions on Industry Applications, 2018, 54(2): 1622-1633.

[8] 王寧, 張建忠. 基于開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動電路研究綜述[J]. 電工技術(shù)學(xué)報, 2022, 37(10): 2523-2537.

Wang Ning, Zhang Jianzhong. Review of active gate driver for SiC MOSFET with switching trajectory optimization[J]. Transactions of China Electrotechnical Society, 2022, 37(10): 2523-2537.

[9] 邵天驄, 鄭瓊林, 李志君, 等. 基于干擾動態(tài)響應(yīng)機(jī)理的SiC MOSFET驅(qū)動設(shè)計[J]. 電工技術(shù)學(xué)報, 2021, 36(20): 4204-4214.

Shao Tiancong, Zheng Trillion Q, Li Zhijun, et al. SiC MOSFET gate driver design based on interference dynamic response mechanism[J]. Transactions of China Electrotechnical Society, 2021, 36(20): 4204-4214.

[10] 李輝, 廖興林, 肖洪偉, 等. 基于SiC MOSFET直流固態(tài)斷路器關(guān)斷初期電壓尖峰抑制方法[J]. 電工技術(shù)學(xué)報, 2018, 33(5): 1058-1067.

Li Hui, Liao Xinglin, Xiao Hongwei, et al. Voltage overshoot suppression method of SiC MOSFET-based DC solid-state circuit breaker at turn-off initial stage[J]. Transactions of China Electrotechnical Society, 2018, 33(5): 1058-1067.

[11] Liang Mei, Li Yan, Chen Qian, et al. Research on an improved DC-side snubber for suppressing the turn-off overvoltage and oscillation in high speed SiC MOSFET application[C]//2017 IEEE Energy Conversion Congress and Exposition (ECCE), Cincinnati, OH, USA, 2017: 1358-1365.

[12] Regnat G, Jeannin P O, Frey D, et al. Optimized power modules for silicon carbide mosfet[J]. IEEE Transactions on Industry Applications, 2018, 54(2): 1634-1644.

[13] 柯俊吉, 趙志斌, 謝宗奎, 等. 考慮寄生參數(shù)影響的碳化硅MOSFET開關(guān)暫態(tài)分析模型[J]. 電工技術(shù)學(xué)報, 2018, 33(8): 1762-1774.

Ke Junji, Zhao Zhibin, Xie Zongkui, et al. Analytical switching transient model for silicon carbide MOSFET under the influence of parasitic parameters[J]. Transactions of China Electrotechnical Society, 2018, 33(8): 1762-1774.

[14] 劉平, 李海鵬, 苗軼如, 等. 基于驅(qū)動電流動態(tài)調(diào)節(jié)的低過沖低損耗SiC MOSFET有源門極驅(qū)動[J]. 中國電機(jī)工程學(xué)報, 2020, 40(18): 5730-5741.

Liu Ping, Li Haipeng, Miao Yiru, et al. Low overshoot and low loss active gate driver for SiC MOSFET based on driving current dynamic regulation[J]. Proceedings of the CSEE, 2020, 40(18): 5730-5741.

[15] Camacho A P, Sala V, Ghorbani H, et al. A novel active gate driver for improving SiC MOSFET switching trajectory[J]. IEEE Transactions on Industrial Electronics, 2017, 64(11): 9032-9042.

[16] Yamaguchi K, Katsura K, Yamada T, et al. Comprehensive evaluation of gate boost driver for SiC-MOSFETs[C]//2016 IEEE Energy Conversion Congress and Exposition (ECCE), Milwaukee, WI, USA, 2016: 1-8.

[17] Yang Yuan, Wen Yang, Gao Yong. A novel active gate driver for improving switching performance of high-power SiC MOSFET modules[J]. IEEE Transactions on Power Electronics, 2019, 34(8): 7775-7787.

[18] Wen Yang, Yang Yuan, Gao Yong. Active gate driver for improving current sharing performance of paralleled high-power SiC MOSFET modules[J]. IEEE Transactions on Power Electronics, 2021, 36(2): 1491-1505.

[19] Sukhatme Y, Miryala V K, Ganesan P, et al. Digitally controlled gate current source-based active gate driver for silicon carbide MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2020, 67(12): 10121-10133.

[20] Dymond H C P, Liu Dawei, Wang Jianjing, et al. Multi-level active gate driver for SiC MOSFETs[C]// 2017 IEEE Energy Conversion Congress and Exposition (ECCE), Cincinnati, OH, USA, 2017: 5107-5112.

[21] Vamshi K M, Hatua K. Current controlled active gate driver for 1200V SiC MOSFET[C]//2016 IEEE International Conference on Power Electronics, Drives and Energy Systems (PEDES), Trivandrum, India, 2016: 1-6.

[22] 王莉娜, 馬浩博, 袁愷, 等. SiC MOSFET半橋電路開關(guān)瞬態(tài)過電流、過電壓建模與影響因素分析[J]. 電工技術(shù)學(xué)報, 2020, 35(17): 3652-3665.

Wang Lina, Ma Haobo, Yuan Kai, et al. Modeling and influencing factor analysis of SiC MOSFET half-bridge circuit switching transient overcurrent and overvoltage[J]. Transactions of China Electrotechnical Society, 2020, 35(17): 3652-3665.

[23] 王旭東, 朱義誠, 趙爭鳴, 等. 驅(qū)動回路參數(shù)對碳化硅MOSFET開關(guān)瞬態(tài)過程的影響[J]. 電工技術(shù)學(xué)報, 2017, 32(13): 23-30.

Wang Xudong, Zhu Yicheng, Zhao Zhengming, et al. Impact of gate-loop parameters on the switching behavior of SiC MOSFETs[J]. Transactions of China Electrotechnical Society, 2017, 32(13): 23-30.

[24] 朱義誠, 趙爭鳴, 王旭東, 等. SiC MOSFET與SiC SBD換流單元瞬態(tài)模型[J]. 電工技術(shù)學(xué)報, 2017, 32(12): 58-69.

Zhu Yicheng, Zhao Zhengming, Wang Xudong, et al. Analytical transient model of commutation units with SiC MOSFET and SiC SBD pair[J]. Transactions of China Electrotechnical Society, 2017, 32(12): 58-69.

Active Gate Driver for SiC MOSFET Based on Switching Transient Feedback

Liu Ping Chen Zijian Miao Yiru Yang Jiangtao Li Wei

（College of Electrical and Information Engineering Hunan University Changsha 410006 China）

Due to the influence of internal parasitic parameters and junction capacitance, silicon carbide (SiC) power devices have great voltage and current overshoot and high-frequency switching oscillation in the process of high-speed switching, which seriously affects the operation reliability of SiC-based converters. In this paper, firstly, switching characteristics of SiC MOSFET are deeply analyzed to reveal the mathematical relationship between gate driving current and voltage and current overshoot. Then, a new active gate drive circuit with variable driving current is proposed. The gate current is actively regulated in the current or voltage rising stage of the switching process to suppress voltage and current overshoot and oscillation through the direct detection and feedback of the transient drain current change rate dd/d, drain-source voltage change rate dds/dand driving voltage of SiC MOSFETgs. Finally, experimental results show that the proposed method can effectively reduce voltage and current overshoot by 30%～50%, suppress the oscillation and electromagnetic interference, and improve the operation reliability of SiC MOSFET converter.

SiC MOSFET, active gate drive, gate current, current overshoot, voltage overshoot

10.19595/j.cnki.1000-6753.tces.211068

TM46

江蘇省輸配電裝備技術(shù)重點實驗室開放資金（2021JSSPD11）和湖南省自然科學(xué)基金（2021JJ30116）資助項目。

2021-07-14

2022-01-14

劉 平 男，1983年生，副教授，研究方向為電動車輛高性能電力電子變換與電機(jī)驅(qū)動控制。E-mail：pingliu@hnu.edu.cn

苗軼如 男，1988年生，博士后，研究方向為電力電機(jī)變換器拓?fù)浣Y(jié)構(gòu)與控制技術(shù)。E-mail：miaoyiru@cqu.edu.cn（通信作者）

（編輯 李冰）