面向系統(tǒng)能力的數(shù)字邏輯與數(shù)字系統(tǒng)課程實(shí)踐教學(xué)改革

魏繼增，王建榮，李幼萌，于永新，王 立，羅 韜

（天津大學(xué)智能與計(jì)算學(xué)部，天津 300354）

0 引言

自2018 年4 月以來(lái)持續(xù)發(fā)酵的“華為／中興事件”再次表明以處理器為核心的各類芯片是構(gòu)建整個(gè)IT產(chǎn)業(yè)的核心基礎(chǔ)，是影響“自主可控”國(guó)家信息產(chǎn)業(yè)戰(zhàn)略實(shí)施的關(guān)鍵［1-3］。但目前我國(guó)高校的計(jì)算機(jī)相關(guān)專業(yè)在學(xué)生培養(yǎng)上往往更加關(guān)注的是算法和應(yīng)用的研究，而真正的計(jì)算機(jī)系統(tǒng)設(shè)計(jì)創(chuàng)新人才極度匱乏，其原因是缺乏對(duì)學(xué)生進(jìn)行系統(tǒng)能力的培養(yǎng)。所謂系統(tǒng)能力，是指能夠理解計(jì)算機(jī)系統(tǒng)的整體性、關(guān)聯(lián)性、層次性、動(dòng)態(tài)性和開(kāi)放性，掌握計(jì)算機(jī)硬軟件協(xié)同工作及相互作用機(jī)制，并綜合運(yùn)用多種知識(shí)與技術(shù)完成全系統(tǒng)開(kāi)發(fā)的能力。可以說(shuō)，系統(tǒng)能力培養(yǎng)將關(guān)乎我國(guó)整個(gè)自主可控信息產(chǎn)業(yè)的人才培養(yǎng)質(zhì)量、自主創(chuàng)新能力、核心競(jìng)爭(zhēng)力［4-5］。為此，計(jì)算機(jī)專業(yè)教指委啟動(dòng)了系統(tǒng)統(tǒng)能力培養(yǎng)專項(xiàng)［6］，我校智能與計(jì)算學(xué)部于2016 年獲批第二批系統(tǒng)能力培養(yǎng)示范校，啟動(dòng)對(duì)多門課程的綜合改革，其目標(biāo)是以現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）為實(shí)驗(yàn)平臺(tái)載體，利用軟硬件協(xié)同設(shè)計(jì)方法學(xué)，圍繞面向MIPS32 指令集設(shè)計(jì)一臺(tái)功能完備的計(jì)算機(jī)系統(tǒng)這一復(fù)雜工程問(wèn)題，培養(yǎng)學(xué)生對(duì)系統(tǒng)的認(rèn)知、設(shè)計(jì)、集成、開(kāi)發(fā)和優(yōu)化能力，實(shí)現(xiàn)對(duì)數(shù)字邏輯與數(shù)字系統(tǒng)、計(jì)算機(jī)組成與體系結(jié)構(gòu)、操作系統(tǒng)等核心課程知識(shí)點(diǎn)的有效貫穿，使學(xué)生能夠深入地理解計(jì)算機(jī)系統(tǒng)的運(yùn)行機(jī)理，培養(yǎng)掌握自主可控技術(shù)信息產(chǎn)業(yè)創(chuàng)新型人才。

1 計(jì)算機(jī)類專業(yè)數(shù)字電路課程教學(xué)中的問(wèn)題分析

在推進(jìn)系統(tǒng)能力培養(yǎng)綜合改革的過(guò)程中，發(fā)現(xiàn)數(shù)字邏輯與數(shù)字系統(tǒng)課程是從事處理器等高端芯片設(shè)計(jì)的重要基石。目前國(guó)內(nèi)很多高校計(jì)算機(jī)類專業(yè)的數(shù)字電路類課程的實(shí)驗(yàn)主要采用①使用分立器件設(shè)計(jì)中小規(guī)模集成電路；②采用畫原理圖方式設(shè)計(jì)數(shù)字電路和系統(tǒng)，再通過(guò)仿真驗(yàn)證結(jié)果［7-8］；③利用硬件描述語(yǔ)言（HDL）和電子設(shè)計(jì)自動(dòng)化（EDA）工具設(shè)計(jì)電路，然后通過(guò)FPGA進(jìn)行驗(yàn)證［9-11］這幾種方式。但由于計(jì)算機(jī)專業(yè)的數(shù)字電路類課程在教學(xué)內(nèi)容與電子信息類專業(yè)十分相近，缺乏面向本專業(yè)的優(yōu)化設(shè)計(jì)，故這些方式均沒(méi)有體現(xiàn)出系統(tǒng)能力培養(yǎng)所要求的整體性、關(guān)聯(lián)性和層次性，無(wú)法對(duì)后續(xù)課程形成有力的知識(shí)和能力支撐，集中表現(xiàn)為以下一些問(wèn)題：

（1）知識(shí)陳舊冗繁，與有序課程重疊或脫節(jié)。多數(shù)高校的數(shù)字電路類課程與現(xiàn)代超大規(guī)模集成電路設(shè)計(jì)的理念相距甚遠(yuǎn)，很多知識(shí)點(diǎn)過(guò)于陳舊冗繁，造成了該課程與后續(xù)課程的知識(shí)脫節(jié)，使學(xué)生在遇到處理器及片上系統(tǒng)（SoC）設(shè)計(jì)問(wèn)題時(shí)，顯得力不從心，現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)流程和方法學(xué)的知識(shí)嚴(yán)重匱乏。

（2）實(shí)踐教學(xué)多驗(yàn)證性實(shí)驗(yàn)，缺少綜合性實(shí)驗(yàn)。實(shí)踐教學(xué)多以驗(yàn)證性實(shí)驗(yàn)為主，造成學(xué)生缺少主動(dòng)思考空間，使其體驗(yàn)和獲得感不強(qiáng)，從而缺乏從事計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的信心和決心。雖然采用HDL和EDA工具有助于開(kāi)展高難度、高挑戰(zhàn)性的綜合性實(shí)驗(yàn)，但由于HDL門檻高，調(diào)試難度大，造成學(xué)生學(xué)習(xí)情況差異性大，老師難于評(píng)判等問(wèn)題，也是制約綜合性實(shí)驗(yàn)難以實(shí)施的原因。

（3）實(shí)驗(yàn)平臺(tái)使用受限，實(shí)踐教學(xué)質(zhì)量難以保障。EDA工具是現(xiàn)代數(shù)字設(shè)計(jì)的基石，但需要學(xué)校投入大量資金購(gòu)置設(shè)備；硬件實(shí)驗(yàn)調(diào)試難度大，需要學(xué)生花費(fèi)大量時(shí)間，但實(shí)驗(yàn)室受管理制度制約，無(wú)法滿足學(xué)生個(gè)性化學(xué)習(xí)需要，從而造成學(xué)生學(xué)習(xí)投入不足的問(wèn)題。此外，綜合性實(shí)驗(yàn)教學(xué)質(zhì)量控制困難、協(xié)助學(xué)習(xí)成本高、教師難以掌握學(xué)生的學(xué)習(xí)進(jìn)展，不利于持續(xù)改進(jìn)。

2 計(jì)算機(jī)類專業(yè)數(shù)字電路課程改革思路

針對(duì)上述問(wèn)題，課程組從計(jì)算機(jī)專業(yè)對(duì)于系統(tǒng)能力培養(yǎng)的實(shí)際需求出發(fā)，以單周期處理器設(shè)計(jì)為主線，重新梳理了數(shù)字邏輯與數(shù)字系統(tǒng)課程的核心知識(shí)和能力要求，包括：刪除了CMOS 管、電平標(biāo)準(zhǔn)、數(shù)／模轉(zhuǎn)換等過(guò)于底層知識(shí)點(diǎn)，而更加關(guān)注如何使用基本數(shù)字電路模塊構(gòu)建復(fù)雜數(shù)字系統(tǒng)；刪除了布爾表達(dá)式化簡(jiǎn)、卡諾圖、J-K觸發(fā)器、T觸發(fā)器等陳舊冗余知識(shí)點(diǎn)，而將重點(diǎn)放在基于HDL和EDA工具的現(xiàn)代數(shù)字電路設(shè)計(jì)方法和流程上；此外，課程還特別強(qiáng)調(diào)同步電路的時(shí)序分析，增加了處理器指令集和設(shè)計(jì)方法的講解。進(jìn)而，基于頭歌（www.educoder.net）［12-13］和遠(yuǎn)程FPGA硬件云打造虛實(shí)結(jié)合實(shí)踐教學(xué)平臺(tái)，以32 位單周期MIPS 處理器設(shè)計(jì)這一復(fù)雜工程問(wèn)題為終極任務(wù)，為學(xué)生提供一套以能力提升驅(qū)動(dòng)知識(shí)獲取的“點(diǎn)-線-面”三層遞進(jìn)式實(shí)踐教學(xué)體系，實(shí)現(xiàn)對(duì)課程核心知識(shí)點(diǎn)的縱向銜接貫穿，使學(xué)生掌握現(xiàn)代數(shù)字電路和系統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)流程和驗(yàn)證手段。最終為后續(xù)課程完成流水線處理器設(shè)計(jì)、SoC系統(tǒng)集成、系統(tǒng)軟件開(kāi)發(fā)奠定堅(jiān)實(shí)基礎(chǔ)。

3 虛實(shí)結(jié)合的“點(diǎn)-線-面”三層遞進(jìn)式實(shí)踐教學(xué)體系

“點(diǎn)-線-面”三層遞進(jìn)式實(shí)踐教學(xué)體系面向課后練習(xí)、實(shí)驗(yàn)教學(xué)和綜合實(shí)踐3 個(gè)層次展開(kāi)。其中課后練習(xí)依托頭歌在線實(shí)踐平臺(tái)，實(shí)驗(yàn)教學(xué)和綜合實(shí)踐依托遠(yuǎn)程FPGA硬件云完成。

3.1 “點(diǎn)”實(shí)驗(yàn)

HDL是現(xiàn)代數(shù)字電路設(shè)計(jì)的基石，它并不是一門簡(jiǎn)單的編程語(yǔ)言，需要與電路結(jié)構(gòu)緊密結(jié)合，這無(wú)疑增加了學(xué)習(xí)難度和復(fù)雜度，需要課后進(jìn)行大量練習(xí)，才能很好掌握。但HDL 門檻高，調(diào)試難度大，教師評(píng)判困難，從而導(dǎo)致學(xué)生基礎(chǔ)訓(xùn)練不足。為此，基于頭歌平臺(tái)設(shè)計(jì)了由一系列的知識(shí)點(diǎn)實(shí)驗(yàn)（簡(jiǎn)稱點(diǎn)實(shí)驗(yàn)）構(gòu)成在線實(shí)驗(yàn)，如圖1 所示。整個(gè)“點(diǎn)”實(shí)驗(yàn)由兩大部分，15個(gè)模塊，共計(jì)46 個(gè)實(shí)驗(yàn)組成，用以對(duì)應(yīng)課程中的核心知識(shí)點(diǎn)，實(shí)驗(yàn)規(guī)模小，難度較低，但均是基于HDL數(shù)字電路設(shè)計(jì)中的經(jīng)典問(wèn)題。

圖1 基于頭歌平臺(tái)的點(diǎn)實(shí)驗(yàn)

頭歌平臺(tái)為多種編程語(yǔ)言提供了虛擬化實(shí)驗(yàn)教學(xué)環(huán)境，并提供了基于實(shí)驗(yàn)結(jié)果的自動(dòng)評(píng)測(cè)功能，學(xué)生可自主完成實(shí)驗(yàn)，并進(jìn)行自動(dòng)評(píng)測(cè)和反復(fù)練習(xí)（見(jiàn)圖2）。如圖中左側(cè)所示，每個(gè)實(shí)驗(yàn)均為學(xué)生提供了詳細(xì)知識(shí)點(diǎn)講解，學(xué)生按要求在右側(cè)完成編程實(shí)驗(yàn)，并點(diǎn)擊右下角評(píng)測(cè)按鈕即可完成自動(dòng)評(píng)測(cè)。這樣，傳統(tǒng)紙面作業(yè)被全部搬到線上，學(xué)生通過(guò)課后大量的自主練習(xí)掌握HDL的設(shè)計(jì)方法。此外，自動(dòng)評(píng)測(cè)使老師能夠走出編程類作業(yè)評(píng)判困難的窘境，將精力集中到分析頭歌所提供的豐富學(xué)情數(shù)據(jù)之上（見(jiàn)圖3），實(shí)時(shí)準(zhǔn)確地掌握學(xué)生的學(xué)習(xí)情況，及時(shí)發(fā)現(xiàn)學(xué)生在實(shí)驗(yàn)過(guò)程中存在的問(wèn)題，從而高效地進(jìn)行教學(xué)反思和持續(xù)改進(jìn)。

圖2 “點(diǎn)實(shí)驗(yàn)”自動(dòng)評(píng)測(cè)界面

圖3 “點(diǎn)實(shí)驗(yàn)”學(xué)情數(shù)據(jù)統(tǒng)計(jì)界面

3.2 “線”實(shí)驗(yàn)

在“點(diǎn)”實(shí)驗(yàn)的基礎(chǔ)之上，通過(guò)將若干知識(shí)點(diǎn)進(jìn)行貫穿銜接，形成具有較高難度和挑戰(zhàn)度的綜合性設(shè)計(jì)實(shí)驗(yàn)，即知識(shí)線實(shí)驗(yàn)，簡(jiǎn)稱“線”實(shí)驗(yàn)。“線”實(shí)驗(yàn)將基于EDA工具完成現(xiàn)代數(shù)字電路設(shè)計(jì)的完整流程，并在FPGA之上完成驗(yàn)證。在4 個(gè)“線”實(shí)驗(yàn)中，前兩個(gè)針對(duì)組合邏輯設(shè)計(jì)，后兩個(gè)針對(duì)時(shí)序邏輯設(shè)計(jì)。每個(gè)線實(shí)驗(yàn)都覆蓋多個(gè)課程知識(shí)點(diǎn)，并為單周期MIPS 處理器設(shè)計(jì)提供支撐。

實(shí)驗(yàn)1多數(shù)表決器的設(shè)計(jì)與實(shí)現(xiàn)

（1）知識(shí)要求。①熟練使用HDL的行為建模方法對(duì)組合電路進(jìn)行描述；②熟練使用HDL 的結(jié)構(gòu)建模方法對(duì)組合電路進(jìn)行描述。

（2）能力要求。①能夠使用HDL對(duì)數(shù)字邏輯電路進(jìn)行描述；②能夠基于Vivado完成數(shù)字邏輯電路的設(shè)計(jì)；③能夠基于Vivado 對(duì)數(shù)字電路進(jìn)行仿真和驗(yàn)證。

（3）實(shí)驗(yàn)內(nèi)容。采用行為建模設(shè)計(jì)兩款74 系列芯片，分別是74LS138 和74LS139，然后，采用結(jié)構(gòu)化建模方式對(duì)所設(shè)計(jì)的兩款芯片進(jìn)行集成，實(shí)現(xiàn)5 輸入多數(shù)表決器功能。注意，雖然在課程講授中刪除了74芯片的內(nèi)容，但在第1 個(gè)實(shí)驗(yàn)中直接給出74 芯片的描述，讓學(xué)生采用HDL 完成建模和集成，其目的是使學(xué)生能夠?qū)⒏邔哟蔚腍DL描述與底層電路相對(duì)應(yīng)，做到“心中有電路”，而不是將HDL當(dāng)成一門高級(jí)語(yǔ)言。

實(shí)驗(yàn)2算術(shù)邏輯單元（ALU）的設(shè)計(jì)與實(shí)現(xiàn)

（1）知識(shí)要求。①掌握全加器和行波進(jìn)位加法器的結(jié)構(gòu)；②掌握計(jì)算機(jī)內(nèi)標(biāo)準(zhǔn)算術(shù)邏輯單元（ALU）的結(jié)構(gòu)；③熟悉加減法運(yùn)算溢出的判斷方法。

（2）能力要求。熟練使用HDL 對(duì)ALU 進(jìn)行建模，為單周期處理器中的運(yùn)算部件設(shè)計(jì)奠定基礎(chǔ)。

（3）實(shí)驗(yàn)內(nèi)容。實(shí)現(xiàn)8 位算術(shù)邏輯運(yùn)算單元，支持常見(jiàn)16 種算術(shù)邏輯運(yùn)算，支持溢出、零、負(fù)數(shù)和進(jìn)位／借位等狀態(tài)信息位的判斷。其中輸入均為補(bǔ)碼使用，只能使用一個(gè)加法器（不能使用減法器），加法器需要使用全加器通過(guò)結(jié)構(gòu)化建模方式實(shí)現(xiàn)。

實(shí)驗(yàn)3分秒數(shù)字中的設(shè)計(jì)與實(shí)現(xiàn)

（1）知識(shí)要求。①掌握基于HDL的時(shí)序邏輯電路建模方法；②掌握利用計(jì)數(shù)器設(shè)計(jì)使能時(shí)鐘，用于時(shí)鐘分頻；③掌握利用移位寄存器設(shè)計(jì)按鍵去抖和邊沿檢測(cè)；④掌握7 段數(shù)碼管的動(dòng)態(tài)顯示。

（3）實(shí)驗(yàn)內(nèi)容。實(shí)現(xiàn)分秒數(shù)字鐘功能，支持復(fù)位、暫停、啟動(dòng)等功能。

實(shí)驗(yàn)4自動(dòng)販?zhǔn)蹤C(jī)的設(shè)計(jì)與實(shí)現(xiàn)

（1）知識(shí)要求。①掌握有限狀態(tài)機(jī)（FSM）的設(shè)計(jì)方法；②掌握通用異步收發(fā)（UART）傳輸協(xié)議和設(shè)計(jì)方法；③掌握存儲(chǔ)器映射的寄存器的使用方法。

（2）能力要求。①能夠熟練使用HDL進(jìn)行三段式狀態(tài)機(jī)的建模；②掌握通過(guò)接口寄存器控制外設(shè)的方法；③掌握塊存儲(chǔ)器（BRAM）IP核的使用方法。

（3）實(shí)驗(yàn)內(nèi)容。實(shí)現(xiàn)自動(dòng)販?zhǔn)蹤C(jī)的功能，采用塊存儲(chǔ)器存儲(chǔ)貨物信息，采用數(shù)碼管顯示已支付金額和找零金額，通過(guò)串口打印貨物基本信息和庫(kù)存量。

上述線實(shí)驗(yàn)均通過(guò)智能與計(jì)算學(xué)部搭建的虛實(shí)結(jié)合遠(yuǎn)程FPGA硬件云完成，如圖4 所示。FPGA硬件云通過(guò)虛擬機(jī)和容器機(jī)制可以使多位同學(xué)分時(shí)共享一塊真實(shí)的FPGA開(kāi)發(fā)板，同時(shí)基于Web 提供大量虛擬外設(shè)，通過(guò)原理圖方式完成驗(yàn)證平臺(tái)的搭建，并將真實(shí)FPGA上的實(shí)驗(yàn)結(jié)果返回給設(shè)計(jì)者，使得學(xué)生獲得真實(shí)的實(shí)驗(yàn)體驗(yàn)［14-15］。該FPGA 硬件云配備100 塊Xilinx FPGA板卡，可并發(fā)支持400 名學(xué)生進(jìn)行上述線實(shí)驗(yàn)，為學(xué)生提供全共享、全開(kāi)放、不受時(shí)空限制的實(shí)驗(yàn)環(huán)境，滿足學(xué)生個(gè)性化學(xué)習(xí)需求，同時(shí)降低了實(shí)驗(yàn)室的管理成本。

圖4 虛實(shí)結(jié)合的遠(yuǎn)程FPGA硬件云

3.3 “面”實(shí)驗(yàn)

在“點(diǎn)”實(shí)驗(yàn)和“線”實(shí)驗(yàn)的基礎(chǔ)之上，綜合利用課程所學(xué)的識(shí)點(diǎn)，圍繞32 位MIPS 指令集，以單周期處理器設(shè)計(jì)作為最后綜合的“面”實(shí)驗(yàn)。“面”實(shí)驗(yàn)仍然在遠(yuǎn)程FPGA硬件云之上完成。所設(shè)計(jì)的處理器如圖5 所示。

圖5 單周期32位MIPS處理器原理圖

處理器設(shè)計(jì)屬于典型復(fù)雜工程問(wèn)題，需要熟練掌握數(shù)字邏輯電路基本知識(shí)，并結(jié)合較強(qiáng)的數(shù)字電路設(shè)計(jì)能力才能完成，符合“兩性一度”的金課標(biāo)準(zhǔn)。相比之前的“點(diǎn)”實(shí)驗(yàn)和“線”實(shí)驗(yàn)強(qiáng)調(diào)學(xué)生單兵作戰(zhàn)能力，“面”實(shí)驗(yàn)需要分組完成，強(qiáng)調(diào)學(xué)生的團(tuán)隊(duì)協(xié)作能力。整個(gè)實(shí)驗(yàn)分為原理圖設(shè)計(jì)、HDL 設(shè)計(jì)和測(cè)試驗(yàn)證3 個(gè)組。3 個(gè)組構(gòu)成一個(gè)設(shè)計(jì)團(tuán)隊(duì)。原理圖設(shè)計(jì)組采用數(shù)字電路仿真工具Logisim，通過(guò)畫圖方式完成處理器設(shè)計(jì)；HDL設(shè)計(jì)組基于HDL 和EDA 工具完成處理器設(shè)計(jì)；測(cè)試驗(yàn)證組提供測(cè)試用例。前兩組進(jìn)行交叉驗(yàn)證，均通過(guò)了所有測(cè)試用例，才可達(dá)到處理器設(shè)計(jì)要求。

此外，“面”實(shí)驗(yàn)對(duì)于學(xué)生采用分層評(píng)價(jià)，針對(duì)每組同學(xué)的能力設(shè)定不同的評(píng)價(jià)層次，力爭(zhēng)使每組同學(xué)都能從實(shí)驗(yàn)中獲得成就感和從事計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的信心。“面”實(shí)驗(yàn)的評(píng)價(jià)分為3 個(gè)層次，如表1 所示。

表1 “面”實(shí)驗(yàn)分層評(píng)價(jià)標(biāo)準(zhǔn)

4 細(xì)粒度實(shí)踐教學(xué)指令監(jiān)控和分層評(píng)價(jià)機(jī)制

由于硬件實(shí)驗(yàn)本身難度高，挑戰(zhàn)性大，調(diào)試成本高，致使實(shí)驗(yàn)過(guò)程控制粒度過(guò)大，教師往往只能在宏觀層面管理實(shí)驗(yàn)活動(dòng)，難以全面掌握每個(gè)學(xué)生的學(xué)習(xí)進(jìn)度，“抱大腿”現(xiàn)象廣泛存在，最終致使教學(xué)目標(biāo)達(dá)成度的有效性難以保障。為此，制定了一整套細(xì)粒度的在線實(shí)驗(yàn)全程監(jiān)控機(jī)制，實(shí)現(xiàn)對(duì)學(xué)生實(shí)驗(yàn)全過(guò)程的留痕。擬將實(shí)驗(yàn)過(guò)程細(xì)化為實(shí)驗(yàn)任務(wù)發(fā)布、提交實(shí)驗(yàn)結(jié)果、有效性檢測(cè)、完成度和質(zhì)量檢查、成績(jī)?cè)u(píng)定和問(wèn)題反饋處理6 個(gè)階段。借助虛實(shí)結(jié)合實(shí)踐環(huán)境提供的數(shù)據(jù)留痕功能，按該6 個(gè)階段監(jiān)控學(xué)生的實(shí)驗(yàn)全過(guò)程，每輪實(shí)驗(yàn)均對(duì)學(xué)生實(shí)驗(yàn)完成情況進(jìn)行分析，為下輪次實(shí)驗(yàn)提供指導(dǎo)和反饋，形成閉環(huán)，如圖6 所示。

圖6 基于虛實(shí)結(jié)合實(shí)驗(yàn)環(huán)境的細(xì)粒度全程監(jiān)控機(jī)制

此外，在傳統(tǒng)數(shù)字邏輯與數(shù)字系統(tǒng)課程的實(shí)踐教學(xué)過(guò)程中，實(shí)驗(yàn)成效評(píng)價(jià)較為粗糙，教學(xué)設(shè)計(jì)改進(jìn)欠缺科學(xué)依據(jù)。其原因是缺乏細(xì)粒度的過(guò)程性數(shù)據(jù)，通常只能依賴單一的成績(jī)指標(biāo)，難以精確定位學(xué)生在實(shí)驗(yàn)過(guò)程中遭遇的學(xué)習(xí)難點(diǎn)，難以精確量化學(xué)習(xí)效果，難以及時(shí)反饋給教學(xué)設(shè)計(jì)。為此，基于虛實(shí)結(jié)合實(shí)踐環(huán)境提供的豐富學(xué)情數(shù)據(jù)，建立一套金字塔結(jié)構(gòu)的3 層在線實(shí)驗(yàn)評(píng)價(jià)指標(biāo)體系，用于對(duì)學(xué)生的實(shí)驗(yàn)作業(yè)進(jìn)行多角度評(píng)價(jià)。如圖7 所示，分為實(shí)驗(yàn)參與度、實(shí)驗(yàn)完成度和實(shí)驗(yàn)完成質(zhì)量3 個(gè)層次。每個(gè)層面均由在線平臺(tái)提供的大數(shù)據(jù)進(jìn)行支撐，覆蓋了實(shí)驗(yàn)各個(gè)階段活動(dòng)。對(duì)于學(xué)生，為學(xué)習(xí)和提升明確了能力層級(jí)。對(duì)于教師，可多層次分析學(xué)生能力分布情況，以改進(jìn)教學(xué)設(shè)計(jì)。

圖7 基于金字塔結(jié)構(gòu)的3層在線實(shí)驗(yàn)評(píng)價(jià)指標(biāo)體系

5 改革成效

實(shí)踐教學(xué)改革自2018 年已推行4 年，學(xué)生的計(jì)算機(jī)系統(tǒng)能力得到提升，為后續(xù)計(jì)算機(jī)系統(tǒng)類課程奠定了堅(jiān)實(shí)的知識(shí)和能力基礎(chǔ)，在一定程度上扭轉(zhuǎn)了計(jì)算機(jī)專業(yè)學(xué)生普遍存在的“欺軟怕硬”現(xiàn)象。數(shù)字邏輯與數(shù)字系統(tǒng)課程的學(xué)生評(píng)教成績(jī)從2019 年前的91 分提升到97 分以上，學(xué)生普遍反映實(shí)驗(yàn)雖然挑戰(zhàn)性高，但內(nèi)容和資源豐富，知識(shí)點(diǎn)之間邏輯關(guān)系清晰，任務(wù)設(shè)置合理。學(xué)生還反映本課程有利于能力提升，使系統(tǒng)思維得到了充分訓(xùn)練，同時(shí)激發(fā)了學(xué)習(xí)積極性。此外，后續(xù)課程的授課教師反映，“點(diǎn)-線-面”3 層遞進(jìn)式實(shí)踐教學(xué)體系為學(xué)生后續(xù)課程打下堅(jiān)實(shí)基礎(chǔ)，學(xué)生可以相對(duì)輕松地過(guò)渡到更高階的計(jì)算機(jī)系統(tǒng)類實(shí)驗(yàn)。以該實(shí)踐教學(xué)體系為依托，學(xué)部已有多支隊(duì)伍參加“全國(guó)大學(xué)生系統(tǒng)能力培養(yǎng)大賽——CPU 設(shè)計(jì)賽道”的比賽，并獲得1 次二等獎(jiǎng)，2 次三等獎(jiǎng)的好成績(jī)。多位畢業(yè)生進(jìn)入海思、龍芯、飛騰、中科院計(jì)算所、清華、北大等企業(yè)、高校從事計(jì)算機(jī)基礎(chǔ)軟硬件的研發(fā)和科研工作。整個(gè)教學(xué)團(tuán)隊(duì)共撰寫相關(guān)教材2 本，其中《計(jì)算機(jī)系統(tǒng)設(shè)計(jì)》獲首屆天津大學(xué)優(yōu)秀教材建設(shè)二等獎(jiǎng)，已被30 余所高校選定為相關(guān)課程的指定教材或參考教材。基于智慧樹(shù)平臺(tái)建設(shè)了MOOC課程，已為10所高校，4 000 余名學(xué)生提供服務(wù)。此外，教學(xué)團(tuán)隊(duì)已與2 家企業(yè)簽署了4 項(xiàng)教育部產(chǎn)學(xué)合作協(xié)同育人項(xiàng)目，承擔(dān)了3 項(xiàng)校教改項(xiàng)目。課程組教師多次受邀參加各類教學(xué)研討會(huì)，并報(bào)告分享課程建設(shè)經(jīng)驗(yàn)。

6 結(jié)語(yǔ)

一直以來(lái)，計(jì)算機(jī)專業(yè)的數(shù)字電路類課程的教學(xué)內(nèi)容與現(xiàn)代超大規(guī)模集成電路設(shè)計(jì)理念嚴(yán)重脫節(jié)，無(wú)法形成對(duì)后續(xù)計(jì)算機(jī)組成與體系結(jié)構(gòu)等課程的有力支撐，學(xué)生學(xué)習(xí)興趣低、積極性差，使得系統(tǒng)能力培養(yǎng)不到位，制約了對(duì)我國(guó)自主可控信息類人才的培養(yǎng)水準(zhǔn)。通過(guò)重新梳理該課程的知識(shí)點(diǎn)，設(shè)計(jì)了適應(yīng)系統(tǒng)能力培養(yǎng)需求的“點(diǎn)-線-面”三層遞進(jìn)式實(shí)踐教學(xué)體系，經(jīng)過(guò)多年實(shí)踐，取得了良好的教學(xué)效果。該實(shí)踐教學(xué)體系的創(chuàng)新點(diǎn)表現(xiàn)在：①以“單周期處理器設(shè)計(jì)”這一復(fù)雜工程問(wèn)題為主線，針對(duì)課后練習(xí)、實(shí)驗(yàn)教學(xué)和綜合實(shí)踐3 個(gè)層次，設(shè)計(jì)一系列縱向貫通、環(huán)環(huán)相扣、逐步推進(jìn)的實(shí)驗(yàn)任務(wù)，形成對(duì)后續(xù)課程的有力支撐；②“虛-實(shí)結(jié)合”的實(shí)踐平臺(tái)為學(xué)生提供開(kāi)放、共享、無(wú)時(shí)間／地域限制的全天候?qū)嶒?yàn)環(huán)境，提高了實(shí)驗(yàn)教學(xué)的效率和效果，同時(shí)，也將教師從繁重的實(shí)驗(yàn)作業(yè)批改中解放出來(lái)，使其將更多的精力放在對(duì)學(xué)情的分析和持續(xù)改進(jìn)工作中；③細(xì)粒度實(shí)踐教學(xué)質(zhì)量監(jiān)控和分層評(píng)價(jià)機(jī)制使得學(xué)生能夠從高挑戰(zhàn)度的實(shí)踐中獲得認(rèn)同感，激發(fā)其未來(lái)從事計(jì)算機(jī)系統(tǒng)研究和開(kāi)發(fā)工作的興趣，增強(qiáng)其信心和決心。

下一步，擬從以下三方面入手繼續(xù)完善相關(guān)工作：①充實(shí)“點(diǎn)實(shí)驗(yàn)”和“線實(shí)驗(yàn)”，形成實(shí)踐教學(xué)案例庫(kù)，通過(guò)頭歌、智慧樹(shù)平臺(tái)進(jìn)行共享；②將所設(shè)計(jì)的單周期處理器從MIPS指令集轉(zhuǎn)換為當(dāng)前主流的開(kāi)源指令集RISC-V，從而與國(guó)家自主可控信息產(chǎn)業(yè)發(fā)展戰(zhàn)略更契合；③將目前在業(yè)界迅速發(fā)展的集成電路敏捷開(kāi)發(fā)方法引入到實(shí)踐教學(xué)中，緊跟產(chǎn)業(yè)發(fā)展步伐，使學(xué)生掌握最前沿的數(shù)字系統(tǒng)設(shè)計(jì)流程和方法。