基于CeO2-x-TiO2薄膜厚度的數模阻變轉換機理

李子昊，胡利方，高 偉，賈 旭，鄭 植，劉 偉

(太原理工大學 材料科學與工程學院，太原 030024)

近年來，由于Flash存儲器已經達到了尺寸縮小的物理極限，阻變存儲器(resistive random access memory，RRAM)以其結構簡單、可擴展性強、開關電壓低、速度快、與互補金屬氧化物半導體(complementary metal oxide semiconductor,COMS)工藝兼容等特點而備受關注，被認為是未來非易失性存儲器最有希望的候選器件之一[1-2]。RRAM在高阻態(high resistance state，HRS)和低阻態(low resistance state，LRS)之間進行的電阻轉變，被稱為置位(SET)和復位(RESET)過程。根據施加偏置電壓的極性可分為單極性和雙極性，研究人員通常將電阻轉變的穩定性、阻態的保持特性以及高低阻值的均一性作為評定RRAM性能的標準。

至今，同時具有模擬和數字電阻開關行為的器件相對較少[3-5]。“模擬型”具有漸變式電阻轉變特性，可用于神經網絡和圖像處理[6]。然而“模擬型”器件的阻變機理尚不明確，因此對其傳導機理的研究將推動“模擬型”器件的發展。“數字型”器件具有突變式電阻轉變特性，可廣泛用于信息存儲領域，這對高性能存儲器的研制具有重要意義[7]。“數字型”器件的電阻轉變機制通常歸因于氧空位或某些活性金屬(Cu,Zn)在上下電極之間形成或斷開導電細絲(conductive filaments,CFs)[8-9]。在以前的報道中，數字型和模擬型電阻開關行為通常出現在不同的器件中[10-11]。這一定程度上限制了電子器件小型化的發展。在集成電路中采用具有模擬型和數字型功能的器件，會大大減小集成電路的尺寸并提高集成密度[11]。

目前，具有電阻轉變特性的材料主要存在于金屬氧化物中，如NiO，TiO2等[12-13]。在這些金屬氧化物中，CeO2具有高介電常數(k≈26)、熱穩定性、可以儲存和釋放氧元素以及捕獲/釋放電荷能力等特點[14-15]。而且Ce元素具有兩個不同的價態(+3,+4)，氧空位通過價態的變化可以快速形成或消除，有利于阻變器件的高低阻態轉變，因此基于CeO2的阻變存儲器受到了極大的關注[16]。研究人員制備CeO2基阻變存儲器普遍使用磁控濺射法或化學氣相沉積法，這些制備過程會造成薄膜成分均一性下降。溶膠凝膠法具有成本低、操作簡單、易于制備的優點，并且能夠制備出均勻的納米薄膜[17]。但是采用此方法制備CeO2薄膜時，會受到底電極FTO的限制，不能達到預期的退火溫度，導致CeO2阻變層中氧空位含量較低，器件的循環特性較差而且電阻開關電壓區間較寬。到目前為止，已經采用了一些方法來降低RRAM性能參數的離散型，如摻雜、界面工程和退火等手段[18-19]，可以降低工作電壓，并提高循環特性。其中，摻雜可以有效改變阻變層中的氧空位含量，從而提升RRAM的性能。CeO2的離子電導率對摻雜水平的敏感性已經被證明，研究表明，同價態的摻雜劑尺寸越小，產生的氧空位越多[20]。本研究選用離子半徑較小的Ti4+(0.605 nm)[21]作為Ce4+(0.111 nm)[22]的摻雜劑，用于提高器件阻變層中的氧空位含量，進而改善阻變性能[23-24]。研究發現Al電極可以與金屬氧化物阻變層生成界面層，這將直接影響載流子傳輸過程進而影響阻變行為。氧離子在界面層和阻變層之間的擴散遷移會導致界面層產生變化，這對保持阻變過程和穩定性非常重要。簡而言之，研究界面層的性質并弄清界面層對阻變行為的影響意義重大。

本研究通過旋涂工藝將CeO2-x-TiO2(CTO)涂抹在FTO基底,阻變層用熱蒸鍍制備了頂電極，形成了Al/CTO/FTO器件。與Al/CeO2/FTO器件相比，Al/CTO/FTO器件的阻變性能有所提高。對不同CTO厚度下的阻變器件進行I-V掃描分析，對CTO薄膜及Al頂電極/CTO薄膜處的微觀結構進行表征。

1 實驗材料與方法

1.1 實驗材料

Al/CTO/FTO器件為三層結構，包括熱蒸鍍工藝制備的Al頂電極、中間阻變層CTO和FTO底電極，器件模型如圖1(a)所示。通過改變旋涂次數制備了不同CTO薄膜厚度的樣品，研究了CTO薄膜厚度對阻變行為的影響。實驗中用到的材料包括六水合硝酸鈰(上海阿拉丁生化科技股份有限公司，99.95%)、鈦酸異丙酯(上海阿拉丁生化科技股份有限公司，97%)、乙醇(天津市北辰方正試劑廠，99.5%)、乙酰丙酮(上海麥克林生化科技有限公司，99.0%)、硝酸(天津市凱通化學試劑有限公司，63%～68%)。

圖1 Al/CTO/FTO器件模型和阻變層成分及結構表征(a)Al/CTO/FTO器件模型；(b)XRD圖譜；(c)Ce3d的XPS圖譜；(d)Ti2p的XPS圖譜；(e)CTO阻變層O1s的XPS圖譜；(f)CeO2阻變層O1s的XPS圖譜Fig.1 Schematic diagram of Al/CTO/FTO device，composition and structure characterization of resistire switching layer(a)schematic diagram of Al/CTO/FTO device；(b)XRD patterns；(c)XPS spectra of Ce3d；(d)XPS spectra of Ti2p；(e)XPS spectra of CTO resistive switching layer O1s；(f)XPS spectra of CeO2 resistive switching layer O1s

1.2 CTO阻變層的制備

薄膜制備方法如下，在室溫下配置含有Ce離子和Ti離子的前驅體溶液。將0.443 g六水合硝酸鈰(CeNO3·6H2O)與10 mL乙醇(C2H5OH)混合，然后再加入乙酰丙酮(C5H8O2)，持續攪拌2 h，得到約0.15 mol/L的Ce離子前驅體溶液。量取0.5 mL鈦酸異丙酯(C12H28O4Ti)溶解到乙醇中，待充分混合后，滴入稀硝酸(0.1 mol/L HNO3)，持續攪拌3 h，得到約0.15 mol/L的Ti離子前驅體溶液。將兩者靜置24 h后，各取5 mL前驅體溶液混合在一起，獲得同時含有Ce離子及Ti離子的前驅體溶液。使用旋涂儀(12A-88EFREL)將前驅體溶液旋涂至FTO/SiO2玻璃基底上，轉速為3000 r/min。旋涂完成后將樣品放入高溫加熱爐(KSL-1200X-J)中550 ℃條件下保溫30 min，得到CTO阻變層。

1.3 Al/CTO/FTO器件的表征方法

通過型號為Bruker D8的掠入射X射線衍射儀(GIXRD)研究CTO薄膜的相組成和晶體結構。采用掃描電子顯微鏡(SEM, JEOL JCM-7000)對薄膜表面進行形貌觀察。采用X射線光電子能譜儀(XPS, ESCALAB 250Xi)確定薄膜中元素Ti，Ce及O的化學價態。使用低噪音半導體測試儀(Keysight 2901A)對所有器件進行I-V測試，匹配的鎢探針尖端直徑約為50 μm，測試過程中FTO接地，電壓施加在Al電極上。

2 結果與分析

2.1 CTO阻變層成分與結構表征

圖1(b)為溶膠凝膠法制備的CTO阻變層的XRD圖譜，展示了2θ為20°～82°范圍內的所有峰。通過XRD卡片(JCPDS No.33-1381)得出(211)，(420)和(004)晶面分別對應于33.6°，61.3°和65.7°，此物相為TiO2銳鈦礦相。通過XRD卡片(JCPDS No.49-1415)得出(222)，(044)和(844)晶面分別對應于26.3°，43.9°和80.7°，此物相為CeO2-x，與先前研究的CeO2-x的峰位一致[25]。(200)，(211)和(220)晶面代表的SnO2峰是由底電極FTO引入產生的[26]。

對CTO阻變層進行XPS表征，并通過高斯擬合分別對光譜中的峰進行擬合。圖1(c)為Ce3d的XPS擬合光譜，Ce4+的結合能峰值位于915.15 eV和896.87 eV，Ce3+的結合能峰值位于899.37 eV和882.07 eV，其余峰位代表衛星峰，與報道中的Ce3d結合能峰值相符[20]。圖1(d)顯示Ti2p的兩個結合能峰位，Ti2p3/2的結合能位于456.11 eV，Ti2p1/2的結合能位于461.81 eV，自旋軌道分裂為5.7 eV[27]，表明Ti的主要氧化狀態為Ti4+。圖1(e)，(f)為CTO阻變層和CeO2阻變層中O1s的XPS擬合，O1s譜由兩個峰組成，圖中峰位的偏差可能是由于生成的氧化物不同所導致的。低結合能的峰位與薄膜中生成的氧化物(TiO2，CeO2)有關，高結合能峰位代表薄膜中存在的氧空位(OV)[28]。圖1(e)，(f)中的插入表為兩個峰的峰面積占比，引入Ti離子后，薄膜中氧離子占比從73.64%下降到61.33%，氧空位占比從26.36%上升至38.67%。這說明薄膜中摻雜Ti離子能夠提高氧空位的濃度。由于CeO2的多重氧化狀態(+3和+4)，其本身的弱多晶性質可能導致晶格應變產生，引發兩種氧化狀態之間的相互轉化，使得部分Ce離子以+3價存在，研究表明，該條件下Ce3+約占13%[29]。因此CeO2的化學計量比降低，進而形成CeO2-x。CTO薄膜表面形貌圖如圖2(a)，(b)所示。薄膜表面存在均一致密的晶粒，結晶的質量較好。晶粒的不規則生長為薄膜表面提供了一定的粗糙度，這可以增強電極與薄膜的附著力，促進電極與薄膜的緊密結合。圖2(c)為Al/CTO/FTO夾層結構器件的TEM圖，由Al，CTO，FTO三部分構成，CTO層的厚度約為260 nm。圖2(d)為CTO層的高分辨形貌，CTO層呈現出多晶態。

圖2 CTO薄膜表面形貌和Al/CTO/FTO器件的TEM圖(a)低倍微觀形貌；(b)高倍微觀形貌；(c)Al/CTO/FTO夾層結構的TEM圖；(d)CTO層的高分辨圖像Fig.2 Surface morphology of CTO films and TEM images of the Al/CTO/FTO device(a)low magnification microscopic topography；(b)high magnification microscopic topography；(c)TEM image of the Al/CTO/FTO sandwich structure；(d)high-resolution image of the CTO layer

2.2 旋涂層數對Al/CTO/FTO器件電學性能的影響

圖3為不同CTO層數下Al/CTO/FTO器件的直流掃描I-V曲線。可以看出，器件的原始狀態為HRS，當正向掃描電壓增大到一定程度后，電流突然增大，器件由HRS轉變為LRS。隨后施加負向掃描電壓后，器件又從LRS轉變為HRS。基于氧空位的阻變器件通常需要初始化過程產生氧空位形成導電細絲進而使器件由初始高阻態轉變為低阻態，本研究中所制備的器件均無初始化過程，這主要是由于所制備的CTO薄膜本身具有較高的氧空位濃度，如XPS檢測結果圖1(e)中的插表所示。此外，I-V測試表明當阻變層膜厚進行變化時，CTO器件的I-V曲線隨膜厚的增大由“數字型”變為“模擬型”。

圖3 不同CTO層數下Al/CTO/FTO器件的I-V曲線(a)5層；(b)10層；(c)15層；(d)20層Fig.3 I-V curves of Al/CTO/FTO devices with different layers of CTO(a)5 layers；(b)10 layers；(c)15 layers；(d)20 layers

通過分析I-V曲線可以發現，CTO器件的開關比隨著CTO旋涂層數的增加而減小。當讀取電壓為-0.5 V時，器件的開關比隨旋涂層數的增加依次為141.2,139.2，47.1和25.8。進一步觀察發現四個器件在低阻態時的電流值趨勢幾乎相同，最大值的數量級約為10-1。而高阻態的電流值趨勢隨CTO層數的增加呈增大的趨勢。一般認為，薄膜厚度的增加會使載流子傳輸的距離增大，導致薄膜的電阻增大，高阻態的電流會相應地減小。本研究中高阻態電流增大預示CTO薄膜內部的氧空位濃度可能隨著薄膜厚度的增大而增大，這是由于較厚的CTO薄膜在熱處理過程中產生了溫度梯度，熱處理時結晶不完全，薄膜內部存在更多的氧空位，導致CTO膜厚增大時氧空位濃度也隨之增大。氧空位的增多會增加載流子的傳導途徑，導致HRS的阻值下降。

圖4(a)為Al/CeO2/FTO器件的I-V曲線。與CeO2器件相比，CTO器件的電壓運行區間(+3～-4 V)整體大于CeO2器件的運行電壓區間(+1.5～-3 V)，CTO器件的LRS電流整體也大于CeO2器件，但是CTO器件的開關比大于CeO2器件。此外，CeO2器件的I-V曲線與薄膜厚度并無明顯的相關性，均呈現“模擬型”。圖4(b)為5，10，15層CTO器件的循環特性，發現隨著CTO薄膜旋涂層數的增加，器件循環次數也有所增加，但器件運行數次后均在HRS失效。這可能是Reset過程中施加的電壓(-4 V)較高，器件在運行幾次后，導電細絲產生了較大的缺口，難以復原[30]，導致CTO厚度小的器件在HRS下失效。為了驗證此推斷，提高了5層CTO器件的正向掃描電壓(+3 V→+4 V)，如圖5所示。發現升高Set電壓后，器件又回到了LRS，這說明過高的Reset電壓確實對導電細絲造成了損害，導致器件失效。因為較薄CTO層的器件內部氧空位總量較少，導致了循環過程的不穩定性。即使通過升高正向電壓對失效的器件進行修復后，器件仍然在循環數次后發生失效。10層、15層CTO器件在提高正向掃描電壓后，均重現了阻變過程，但循環性能依舊較差，而20層CTO器件具有較好的循環特性，且開關比大于10，符合存儲器數據識別的要求，與Al/CeO2/FTO器件相比，CTO器件的循環特性變好，如圖4(c)所示。對不同CTO器件的循環特性進行對比，可以發現，CTO厚度在調控器件阻變過程中具有關鍵作用，厚度增加，氧空位總量增加有利于提高器件的穩定性。圖4(d)為CTO器件的保持特性，可以看出器件的HRS和LRS在高達104s的情況下沒有表現出退化。

圖4 Al/CeO2/FTO器件的電學性能及Al/CTO/FTO器件的循環特性和保持特性(a)Al/CeO2/FTO器件的I-V曲線；(b)5層，10層和15層CTO薄膜器件的循環特性；(c)20層CTO薄膜器件與Al/CeO2/FTO器件的循環特性；(d)20層CTO薄膜器件保持特性Fig.4 Electrical characteristic of Al/CeO2/FTO device, endurance and retention characteristic of Al/CTO/FTO devices(a)I-V curves of Al/CeO2/FTO devices；(b)endurance characteristic of 5 layers, 10 layers and 15 layers CTO thin film devices；(c)endurance characteristic of 20 layers CTO thin film device and Al/CeO2/FTO device；(d)retention characteristic of 20 layers CTO thin film device

圖5 Al/CTO(5層)/FTO器件提高正向掃描電壓后的直流掃描I-V曲線Fig.5 DC scanning I-V curves of Al/CTO(5 layers)/FTO device after increasing the positive scanning voltage

2.3 Al/CTO/FTO器件的阻變特性分析

為了進一步闡明電阻轉變機制，對不同CTO厚度器件正偏壓下的數據進行線性擬合。不同CTO厚度的Al/CTO/FTO器件在正偏壓下雙對數軸I-V曲線如圖6所示。通過對比所有的擬合曲線發現，器件在HRS下，電流響應表現出歐姆導電機制(斜率約等于1)、Child定律(斜率約等于2)及高電場下的快速傳導(斜率遠大于2)，符合空間電荷限制電流(space charge limited current,SCLC)傳導機制[31]。電流密度-電壓方程可表示為式(1)[32]。

圖6 Al/CTO/FTO器件的lgI-lgV曲線(a)5層；(b)10層；(c)15層；(d)20層Fig.6 lgI-lgV curves of Al/CTO/FTO devices(a)5 layers；(b)10 layers；(c)15 layers；(d)20 layers

(1)

式中：JSCLC，J為電流密度；q為基本電荷；ntotal為總導帶態密度；μ為電子遷移率；NC為導帶有效態密度；εs為低頻(靜態)介電常數；m為電子有效質量；V為電壓；RS為串聯電阻；h為CTO薄膜厚度。可以觀察到CTO薄膜厚度增大時，載流子通過SCLC機制傳導的電壓持續減小。LRS下的導電性與歐姆傳導機制較為一致。穩態電流密度-電場方程可以表示為式(2)[32]。

JΩ=qμn0ξ

(2)

式中:JΩ為穩態電流密度;n0為平衡自由電子濃度;ξ為電場。

為了區分導電細絲以及確定勢壘存在的位置，對Al/CTO界面及CTO/FTO界面進行電學測試。圖7(a)，(b)分別為HRS下Al/CTO界面及CTO/FTO界面的I-V曲線，可以看出，CTO層數為5，10層時，Al/CTO界面的電流與電壓呈線性關系且無明顯差異，而當CTO層數變為15，20層時，Al/CTO界面的電流與電壓呈非線性關系，且正負偏壓下電流不對稱，這說明CTO層數的增加會導致Al/CTO界面出現肖特基勢壘。而CTO/FTO界面處電流不受CTO層數的影響，5，10，15及20層CTO器件的I-V曲線幾乎完全重合且電流與電壓呈線性相關，說明CTO/FTO界面為歐姆接觸。隨后又繼續測試了LRS下的導電情況，Al/CTO界面與CTO/FTO界面處均為歐姆接觸。進一步探究不同層數器件出現的整流現象，在±0.5 V下讀取各個器件高低阻態的電流，整流比(負偏壓下的阻態/正偏壓下的阻態)的變化趨勢如圖7(c)所示。圖7(d)為四個器件的工作電流隨時間的變化曲線，通過施加相同步長掃描電壓后得到，可以看出，正負偏壓下的電流具有不對稱性。高低阻態下的整流比變化趨勢不同，LRS的整流比接近1，與CTO薄膜厚度關系無關；HRS的整流比從1.30上升至2.88，隨CTO薄膜厚度的增大呈遞增趨勢。通過分析，可以初步確定LRS是由導電細絲導通所致，而HRS下的導電機制受到勢壘控制。

圖7 Al/CTO/FTO器件的導電性分析(a)Al/CTO界面的I-V曲線；(b)CTO/FTO界面的I-V曲線；(c)不同CTO厚度器件的整流比；(d)不同CTO厚度器件瞬態特性的電流變化Fig.7 Conductive analysis of Al/CTO/FTO devices(a)I-V curves of Al/CTO interface；(b)I-V curves of CTO/FTO interface；(c)rectification ratio of devices with different thicknesses of CTO；(d)current variation in the transient characteristics for devices with different thicknesses of CTO

2.4 Al/CTO/FTO器件的阻變機制

為了進一步探究Al/CTO界面處存在的導電性差異，對界面處進行TEM表征。圖8(a)為Al-CTO界面的TEM形貌，可以觀測到Al電極與CTO層之間層次分明。根據標準氧化物生成自由能，CeO2，TiO2，Al2O3生成自由能分別為-1024，-888.8，-1512.4 kJ/mol。可以看出，Al金屬電極更容易結合CTO層中的氧，生成穩定化合物。頂電極Al會吸取CTO薄膜中的氧離子，在Al/CTO界面生成AlOx層。已有相關研究表明Al與氧化物阻變層之間會形成AlOx層[33-34]。圖8(b)為圖8(a)中白色方框區域的高分辨圖像，可以觀測到Al與CTO薄膜之間存在中間層。通過對該區域進行元素面掃分析，界面處Al元素及O元素分布如圖8(c)，(d)所示。可以看出，Al元素的顏色變淺，而相應位置O元素的顏色變深，且O元素與CTO層之間有一定的界限，表明Al/CTO界面處生成了Al元素與O元素的結合產物，這進一步證實了AlOx層的存在。AlOx層的形成使得Al/CTO界面處的氧空位增多，AlOx層與CTO阻變層中都存在氧空位，這為導電細絲的形成提供了必要條件。

通過以上分析，提出了Al/CTO/FTO器件的阻變模型，并對不同CTO薄膜厚度器件的阻變機理作出解釋。根據Kim等的研究，AlOx層具有較大的Eg(7.1 eV)，AlOx層的生成會使器件產生Al/AlOx界面肖特基勢壘[35]，如圖9所示。

圖9 Al/CTO/FTO器件的阻變機理示意圖(a)低AlOx厚度下的正偏壓狀態；(b)低AlOx厚度下的負偏壓狀態；(c)高AlOx厚度下的初始狀態；(d)高AlOx厚度、施加正偏壓時，氧空位導電細絲的建立并被填充；(e)高AlOx厚度、施加正偏壓時，氧空位填充完畢；(f)高AlOx厚度下的負偏壓狀態Fig.9 Schematic diagram of resistance switching mechanism of Al/CTO/FTO device(a)positive bias state at low AlOx thickness；(b)negative bias state at low AlOx thickness；(c)initial state at high AlOx thickness；(d)when positive bias is applied at high AlOx thickness, oxygen vacancy conductive filaments are established and filled；(e)oxygen vacancies are filled when positive bias is applied at high AlOx thickness；(f)negative bias state at high AlOx thickness

對于5層CTO器件，當正偏壓施加到Al電極時，氧空位會向FTO底電極快速遷移，氧空位導電細絲會很快形成，器件從HRS切換至LRS。導電細絲的形成使得頂電極與底電極之間為歐姆接觸，如圖9(a)所示。當向Al電極施加負偏壓時，氧空位向頂電極遷移，導電細絲斷開，器件將從LRS切換至HRS，導電細絲斷開的位置應位于CTO阻變層內部，如圖9(b)所示。LRS下導電細絲在CTO阻變層中生成卻并沒有貫穿AlOx層，由于生成的AlOx層較薄，厚度小于載流子跳躍的距離，載流子會隧穿過AlOx層，導致器件兩個上下電極之間為歐姆接觸。所以LRS不會表現出整流現象，而HRS下，導電細絲斷開，器件受到Al/AlOx界面低肖特基勢壘作用，使整流比達到1.30。

對于10層CTO器件，低阻態下整流比約等于1，這也是由頂電極和底電極之間的歐姆接觸造成的，機理與5層CTO器件類似。而HRS的整流比上升至1.72，這是由AlOx層厚度增大導致的。AlOx層在10層CTO器件中增厚，但仍小于載流子隧穿極限。LRS下導電細絲導通，HRS下導電細絲斷開，此情況下，載流子隧穿過AlOx層的概率會減小，導致HRS的整流比有所上升。

對于15層、20層的CTO器件，由于CTO層數增加，膜厚也相應地增大，導電細絲的形成過程需要較長的時間和較大的驅動力，在電場作用下CTO層的增厚可以提供更多的O2-向頂電極遷移，導致AlOx變厚，電子很難再隧穿過AlOx層，同時氧空位向底電極遷移在CTO基體內將會形成導電細絲，如圖9(c)所示，因此電場將作用在AlOx基體上并產生強電場力，在電場力的作用下氧空位導電細絲會從CTO基體延伸至AlOx層中，同時從底電極FTO注入的電子將填充部分氧空位，如圖9(d)所示。隨著正向電壓的增大，注入的電子增多，氧空位被全部填充，隨后注入的電子成為自由電子，使得器件由HRS轉變為LRS，如圖9(e)所示。導電細絲的形成使得頂電極和底電極與CTO的接觸都變為歐姆接觸，這導致LRS的整流比仍接近1。當頂電極接負偏壓時，填充氧空位的電子逐漸被釋放，同時導電細絲從AlOx層到CTO層逐漸斷開，器件由LRS轉變為HRS，如圖9(f)所示。當器件處于HRS時，Al/AlOx界面會出現肖特基勢壘，電子很難再繼續隧穿較厚的AlOx，此時Al/AlOx界面的肖特基勢壘將主導器件HRS下的導電性。這導致HRS負偏壓下的阻值高于正偏壓下的阻值，因此15層、20層CTO器件整流比進一步上升至1.93,2.88。以上分析表明，當CTO器件增厚至15層、20層時，導電細絲的形成和電子的填充過程是一個逐步形成的動態過程，因此電流的變化不具有突變性，器件表現出漸變的模擬特性。

器件的阻變機理會受到CTO厚度的影響，器件的導電性會隨著AlOx層的增厚而改變，5,10層CTO器件由于較薄的CTO層，導電細絲可以快速地形成，器件導電性受氧空位導電細絲主導，生成的AlOx層較薄，電子可以隧穿AlOx層，因此器件在高低阻態下都不具有明顯的整流特性。15，20層CTO器件生成的AlOx層厚度增大，電子很難再繼續隧穿，導電機制為缺陷對載流子的捕獲/釋放機制，同時受氧空位的遷移過程影響，器件在HRS時表現出一定的整流特性。

3 結論

(1)通過溶膠凝膠和旋涂工藝制備了不同CTO厚度的Al/CTO/FTO阻變器件，所制備的器件均具有雙極性阻變行為，且所有器件均無初始化過程。

(2)隨著CTO薄膜厚度的增大，器件由“數字型”逐漸轉為“模擬型”, LRS的電流大小和變化趨勢基本不變，而HRS的電流呈整體增大的趨勢且整流比升高。當CTO薄膜厚度低時，導電機制主要由導電細絲的形成和斷開控制，器件表現為“數字型”阻變行為，CTO薄膜厚度大于一定尺寸后，導電機制為缺陷控制的空間電荷限制電流，器件表現為“模擬型”阻變行為，Al/CTO界面生成的AlOx層是導電機制變化的根本原因。