絕緣柵雙極型晶體管驅動單元建模與仿真分析

李敏 劉志強 潘彥全

（中國第一汽車股份有限公司研發總院，長春 130013）

1 前言

功率單元將電池的直流電轉換為驅動電機運轉所需的交流電，是電動汽車功率調節的核心部件，其工作由驅動單元控制，驅動單元功能的準確性將直接影響整車性能和行駛安全性。

驅動芯片是驅動單元電路的核心器件，為在驅動單元設計初期進行仿真，需要針對驅動芯片進行芯片邏輯與時序及功能的建模。目前，國內外整車制造商在驅動單元建模時，普遍采用驅動芯片制造商提供的芯片簡化模型，簡化模型通常存在功能不完整或無法反映芯片瞬態特性的問題。芯片制造商為保護知識產權也可能不提供芯片模型，如電動汽車電驅動系統用驅動芯片[1]。

本文以英飛凌1ED020I12FA2[2]芯片為例，從驅動芯片及其外圍電路建模方面研究適用于驅動芯片的建模仿真方法，并進行測試驗證。

2 驅動芯片建模

2.1 驅動芯片的主要功能

1ED020I12FA2 是一款增強型柵極驅動器，既可用于驅動絕緣柵雙極型晶體管（Insulated Gate Bipolar Transistor，IGBT），也可用于驅動金屬氧化物半導體場效應晶體管（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）。1ED020I12FA2具備以下功能：雙電源供電；2 A軌到軌輸出；退飽和檢測；有源米勒鉗位；無磁芯變壓器高低壓隔離；電源狀態監控，即欠壓鎖定（Under Voltage-Lockout，UVLO）。

1ED020I12FA2驅動芯片設計原理如圖1所示。

圖1 1ED020I12FA2驅動芯片設計原理

2.2 驅動芯片的邏輯與時序

1ED020I12FA2 芯片主要功能與其輸入、輸出時序關系[1]如圖2所示。

圖2 1ED020I12FA2工作時序

圖2 a 中，當輸入脈沖寬度調制（Pulse Width Modulation，PWM）信號只有正輸入IN+時，負輸入IN-為低電平，芯片的輸出信號與輸入信號IN+保持一致，當復位（/RST）引腳輸入低電平時，芯片輸出低電平。當輸入PWM 信號為IN+和IN-時，芯片輸出邏輯主要由IN+信號決定，但當IN-出現高電平時，芯片將強制輸出低電平。

圖2b 中，TPDON為開通延遲時間，TPDOFF為關斷延遲時間，TDESATfilter為退飽和保護時間常數，TDESATOUT為退飽和保護時間，TDESATleb為最初的消隱時間，TDESATFLT為退飽和保護觸發時間，TRSTmin為最小復位時間，blanking time 為消隱時間。由圖2b 可知，在不考慮輸入、輸出信號間延遲的情況下：當芯片的退飽和保護（Desaturation，DESAT）引腳電壓VDESAT達到9 V時，將觸發驅動芯片的退飽和保護功能，芯片的輸出管腳OUT 被強制拉低，同時，芯片的故障（/FLT）引腳輸出低電平，上報IGBT 故障；當/RST 引腳輸入低電平時，/FLT 清除，芯片輸出恢復圖2a 所示的時序邏輯。

圖2c 中，當芯片原邊電源（VCC1）電壓幅值低于欠壓鎖定閾值1（VUVLOL1）時，芯片輸出鎖止，OUT引腳輸出低電平，同時預警（RDY）引腳輸出低電平，上報RDY故障；當電源VCC1電壓幅值高于欠壓鎖定恢復閾值1（VUVLOH1）時，RDY 故障清除，OUT 引腳輸出恢復圖2a 所示的時序邏輯。當芯片副邊電源（VCC2）電壓幅值低于欠壓鎖定閾值2（VUVLOL2）時，芯片輸出鎖止，OUT 引腳輸出低電平，同時RDY 引腳輸出低電平，上報RDY故障；當電源VCC2電壓幅值高于欠壓鎖定恢復閾值2（VUVLOH2）時，RDY 故障清除，OUT 引腳輸出恢復圖2a時序邏輯。除以上翻轉狀態外，電源電壓的幅值還影響芯片輸入、輸出脈沖信號的幅值。

綜合上述分析可以看出，/RST 在處理信號邏輯時具有最高優先級，一旦觸發/RST，芯片輸出將一直處于鎖止狀態，即輸出低電平，直至/RST 信號清除。根據以上分析，為簡化描述，進行以下定義：

a. 將DESAT 引腳電壓幅值低于9 V 定義為1，DESAT引腳電壓幅值高于9 V定義為0；

b.將電源VCC1 電壓幅值高于VUVLOH1定義為1，電源VCC1電壓幅值低于VUVLOL1定義為0；

c. 將電源VCC2 電壓幅值高于VUVLOH2定義為1，電源VCC2電壓幅值低于VUVLOL2定義為0。

由此可得1ED020I12FA2 芯片的基本功能邏輯真值表和保護功能邏輯真值表，如表1和表2所示。

表1 1ED020I12FA2芯片基本功能邏輯真值表

表2 1ED020I12FA2芯片保護功能邏輯真值表

為使芯片工作邏輯更為簡化，在一般應用中采用將IN-信號直接接入低電平的電路連接方式，由電源VCC1電壓幅值決定芯片輸入IN+的電平。

2.3 驅動芯片建模與仿真

基于以上針對1ED020I12FA2 芯片的功能分析，利用Saber 軟件的StateAMS 工具，搭建1ED020I12FA2 芯片的行為級仿真模型[3-4]，如圖3 所示。在不清楚芯片內部電路結構的情況下，根據芯片的輸入、輸出關系，對芯片的動作進行行為級[2,5-6]描述，使其能夠用于驅動單元的建模仿真，為驅動單元的各項功能仿真驗證提供基礎。

圖3 1ED020I12FA2芯片行為級模型

根據數據手冊中提供的典型應用電路，搭建芯片的應用電路模型并仿真，輸出波形如圖4 所示。由圖4 可以看出，前15 μs 模擬1ED020I12FA2 芯片原邊5 V電源欠壓，前35 μs模擬1ED020I12FA2芯片副邊15 V 電源欠壓，在第54.5 μs 時觸發1ED020I12 FA2 芯片退飽和保護功能，第100~105 μs 芯片復位后，1ED020I12FA2芯片輸出恢復正常，直到第122 μs時1ED020I12FA2芯片原邊5 V 電源再次欠壓，芯片輸出保持低電平。模型輸出波形與數據手冊中描述的時序邏輯相符。

圖4 1ED020I12FA2芯片仿真波形

3 驅動單元建模

3.1 驅動單元的主要功能

驅動單元控制IGBT按照要求進行動作的同時，需對IGBT 進行必要的保護，其主要功能包括[7]：

a. 電源變換功能。提供驅動IGBT 開關動作所需的電壓及功率，同時具有信號處理所需的模擬電源與數字電源。主電源變換電路將12 V 電源變換為6 路+15 V/-8 V 電源用作驅動芯片的副邊電源。

b.隔離及功率放大功能。通過1ED020I12FA2芯片對驅動信號的高低壓實現隔離及功率放大。

c. 模擬量采樣及信號處理功能。采集功率模塊溫度、直流母線電壓等模擬量信號并處理。

d. IGBT 模塊保護功能。為IGBT 模塊提供過壓、過流、短路及過熱等保護功能。 利用1ED020I12FA2 芯片的DESAT 功能匹配適當的外圍電路實現IGBT模塊的短路保護，短路保護響應時間不超過5 μs。

3.2 驅動單元建模與仿真

通過以上對驅動單元功能的分析，本文基于Saber 軟件對驅動單元的電源變換功能[8]、隔離與功率放大功能[6]和IGBT 模塊保護功能[9]進行電路原理建模，如圖5 所示。驅動單元中的核心驅動芯片采用1ED020I12FA2芯片模型。

圖5 驅動單元電路原理模型

在驅動單元的仿真中，將仿真時間延長至6 ms，仿真結果如圖6所示。其中前1 ms模擬了芯片副邊15 V 電源的建立過程，由于此時電源電壓幅值沒有達到VUVLOH2的限值，芯片輸出RDY信號，即使芯片原邊IN+引腳有脈沖輸入，其輸出仍為低電平；第1 ms后芯片副邊電源幅值達到15 V，芯片輸出邏輯電平與IN+輸入一致；第3 ms時觸發退飽和保護功能，此時距短路故障發生的時間為4 μs，芯片報/FLT 的同時，輸出關閉，即持續輸出低電平；直到第5 ms時發出復位信號，/FLT清除，芯片輸出邏輯電平與IN+輸入一致。該仿真結果與驅動單元電路的設計意圖相符。

圖6 驅動單元仿真波形

3.3 測試驗證

為驗證模型的正確性與有效性，對1ED020I12FA2型驅動芯片的驅動單元進行了功能測試[10]，測試結果如圖7 所示，其中，Vge為IGBT 柵極驅動信號，Ic為IGBT 集電極電流信號，Vce為IGBT 集電極與發射極間電壓信號。受限于測試環境，僅對部分重要功能邏輯進行測試，測試結果符合設計預期。由圖7a可知，當輸入信號只有正輸入IN+時，IN-為低電平，芯片的輸出信號與輸入信號IN+保持一致；由圖7b 可知，實際電路中短路故障發生后6 μs 觸發退飽和保護功能，不論芯片輸入IN+為何狀態，芯片輸出驅動信號均為低電平。

圖7 基于1ED020I12FA2驅動單元雙脈沖測試波形

4 結束語

本文基于Saber StateAMS 工具建立了1ED020I12FA2 型驅動芯片行為級模型，仿真結果表明，該模型能夠準確反映芯片的工作時序與邏輯，將芯片模型應用于驅動單元的電路原理仿真，仿真結果與驅動單元電路的設計意圖相符，驗證了驅動單元電路設計的正確性。