一款基于GaAs 工藝的改進型Wilkinson功率分配器芯片

張 斌，汪柏康，張沁楓，孫文俊，秦戰明，權帥超

（中國電子科技集團第五十八研究所，江蘇 無錫 214035）

0 引言

在射頻/微波系統中，功率分配器（簡稱功分器）是最常見的無源器件[1]。功分器是一種將信號功率按照工程實際需求來分配的器件，在分支端口相位幅度一致的情況下，也可用于功率合成器，實現多路信號的功率合成。在多通道大規模射頻收發集成電路系統中，功分器是信號的“中轉站”，為系統實現信號的分配與合成。隨著微波毫米波電路小型化、高集成度、超寬帶的發展，研發一款高性能的功分器至關重要。

功分器的實現方式有很多種，如SIW 功分器[2]、波導功分器[3]、微帶功分器[4]等。SIW 功分器和波導功分器一般多用于大功率收發系統模塊間的功率合成或分配，這類功分器體積大、頻帶窄，只適用于特定電路系統。而微帶功分器又可分為Wilkinson 功分器、電阻性功分器和T 型結功分器，其中Wilkinson 功分器由于結構簡單、易于集成、隔離度高等優點被廣泛應用[5]。

近年來隨著半導體技術的飛速發展，以化合物半導體（GaAs、GaN、InP 等）為襯底的單片微波集成電路（MMIC）成為當今小型化、超寬帶、高集成度、低成本和多功能設計的主要研究方向[6]。本文以實際項目需求為背景，借助于是德科技公司（KEYSIGHT）的ADS（Advanced Design System）軟件[7]，以及與之適用的國內某GaAs IPD 工藝代工廠提供的PDK（Process Design Kit）工藝設計包，設計一款性能良好的4～20 GHz 小型化、改進型一分二Wilkinson 功分器芯片。

1 電路設計

1.1 Wilkinson 功分器理論分析

功分器的技術指標包含工作帶寬、分配損耗（固有損耗）、插入損耗、輸出端口的隔離度以及端口回波損耗等，這些性能的優劣決定了功分器的優劣[8]。

圖1 所示為單節傳統一分二Wilkinson 功分器電路原理圖，輸入端口為特性阻抗Z0=50 Ω 的傳輸線，輸出端口為特性阻抗R1、R2（單位為Ω）的傳輸線，中間的分支結構由兩根電長度均為λ/4 的特性阻抗Z1和Z2的傳輸線以及隔離電阻r組成。當信號由端口1 輸入時，經過分支網絡分為兩路信號，由端口2、端口3 輸出。

圖1 一分二Wilkinson 功分器電路原理圖

根據功分器端口匹配的三個條件[9]，可以得到圖1中Wilkinson 功分器的各項參數，公式為：

式中k2為兩個輸出端口的功率比。對于二等分功分器來說，即k2=1，輸出端口特性阻抗R1、R2等于輸入端口的特性阻抗Z0，功分網絡兩條支路特性阻抗Z1=Z2=Z0，隔離電阻r=2Z0。此時兩路信號幅度相同、相位相等，由于端口2 與端口3 之間被隔離電阻r直接連通，使得從端口2 經由功分結到達端口3 的信號相比直接從端口2 經隔離電阻r到達端口3 的信號多走了兩個λ/4 波長的距離，兩股信號在端口3 處形成180°的相位差進而相互抵消掉，同樣從端口3 進入的信號到達端口2 時亦會相互抵消，所以功分器兩輸出端口之間具有非常良好的隔離性[10]。

以上分析針對于單節一分二功分器。單節功分器設計簡單，具有插損小的優點，但頻帶較窄、隔離度不高。當使用單節結構設計寬帶功分器時，電路的參數指標會惡化，這時可以通過增加功分器節數來擴大帶寬，提高隔離度。圖2 所示為多節結構的二等分Wilkinson功分器電路。多節結構功分器傳輸線特性阻抗和隔離電阻分析方法與單節分析方法類似。圖中，Z1，Z2，…，Zn分別為各節電長度為λ/4 傳輸線的特性阻抗，R1，R2，…，Rn分別為各節之間的隔離電阻[11]。在多節阻抗變換中，若各階梯阻抗產生的反射波彼此抵消，便可以使匹配的頻帶變寬[12]。由此可知，選用Wilkinson 的節數越多，功分器的工作頻帶也就越寬。實際設計功分器時，應根據性能指標要求選擇合適的節數。

圖2 多節一分二功分器電路圖

表1 為多節一分二功分器的設計參數，其中f2/f1為比例帶寬，N為節數，ISO（min）為理想時最小隔離度。由表1可以得到各節的λ/4傳輸線特性阻抗和隔離電阻。

表1 多節一分二功分器參數

1.2 改進的Wilkinson 功分器設計

1.2.1 電路拓撲結構的改進

對于超寬帶Wilkinson 功分器的設計，不能盲目增加節數。功分器的損耗會隨著引入節數的增加而增加，同時電路面積也會變大。

本文設計的功分器頻率為4～20 GHz，比例帶寬f2/f1=5，由表1 可知，傳統設計至少需要4 節結構，電路面積會非常大。為了實現小型化、超寬帶的要求，本文設計采用兩節改進后的Wilkinson 功分器拓撲結構，如圖3 所示。在傳統一分二的Wilkinson 功分器隔離電阻的兩端，分別引入大小相等的2 個串聯頻率補償電容C1、C2。這種電容電阻串聯網絡有兩方面作用：一方面可以實現低頻段的耦合抑制功能，從而提升低頻段端口之間的隔離度，擴展功分器帶寬，在不增加尺寸的條件下將傳統兩節Wilkinson 功分器的比例帶寬由2∶1 提升至5∶1；另一方面，加入的電容可以參與端口匹配，優化電路的端口回波損耗。這種新型結構功分器的各分支特性阻抗和隔離電阻依舊可以通過表1 查得，電容大小根據具體電路實際優化得到。

圖3 改進后的Wilkinson 功分器電路圖

由表1可知：當Z0=50 Ω 時，第1節阻抗Z1=81.99 Ω，第2 節阻抗Z2=60.985 Ω，隔離電阻R1=98 Ω，隔離電阻R2=241 Ω。在確定工藝，已知傳輸線中心頻率、特性阻抗和電長度的情況下，可以根據ADS 中LineCalc 插件[13]算出傳輸線的寬度和長度，如圖4所示。由此得到：第1節傳輸線寬度W1=14.5 μm，長度L1=2 320 μm；第2 節傳輸線寬度W2=41 μm，長度L2=2 243 μm。對于這個長度的傳輸線，采用傳統的操場式布局走線，電路尺寸會非常大[14]。

圖4 LineCalc 計算傳輸線

1.2.2 電路版圖布局的改進

為了滿足小型化的需求，對功分器的走線布局進行改進，將操場式走線改為蛇形環繞式走線，有效縮小了功分器的面積。圖5 所示是同等電長度下操場式走線與蛇形環繞式走線的版圖對比。兩種結構電長度相等，隔離電阻相同，均未添加補償電容，仿真對比如圖6 所示。由圖5、圖6 可知，兩種結構的電性能偏差在可調整范圍內，但是采用蛇形環繞式走線的電路面積比操場式走線的電路面積減小近半。

圖5 操場式和蛇形環繞式兩種布局走線對比

圖6 操場式和蛇形環繞式兩種布局走線仿真對比

1.2.3 改進后的電路優化仿真

如圖7 所示，在蛇形環繞式功分器的隔離電阻處加入補償電容。在ADS 原理圖中，掃描電容C1、C2，C1掃描范圍為0.1～1 pF，C2掃描范圍為0.1～1 pF，得到的S參數仿真結果如圖8 所示。

圖7 加入補償電容后的蛇形環繞式功分器

圖8 掃描補償電容仿真結果

由圖8 中可以看出，加入補償電容對插損影響非常小，對隔離度的改善非常顯著。最終迭代仿真，優化得到串聯電容C1=0.6 pF，C2=0.55 pF。最終設計的電路版圖如圖9 所示，該電路momentum 電磁仿真結果如圖10所示。

圖10 功分器仿真結果

由圖10 可以看出，在4～20 GHz 內，分配損耗為3 dB，插損典型值為0.65 dB，回波損耗典型值為20 dB，隔離度典型值達到25 dB，說明該功分器的性能達到了加工流片標準。

2 測試結果分析

芯片加工是基于國內GaAs IPD 工藝線完成的，該工藝線采用了外延和離子注入技術，表面采用了SiN 保護，使得芯片具有良好的接地和穩定性[15]。

圖11 所示為功分器芯片的實物圖，整個芯片尺寸為1.0 mm×0.9 mm×0.1 mm，芯片內部主要包含有薄膜電阻、MIM 電容、微帶線等元器件。

圖11 功分器芯片實物圖

微波測試系統由Cascade Microtech 探針臺、PNA?XN5244A 矢量網絡分析儀[16]組成。

芯片實物測試結果如圖12 所示，可以看出實測結果與仿真結果相似，通帶內插損典型值為0.65 dB，隔離度典型值達到25 dB，輸入回波損耗≥14 dB，輸出回波損耗≥15 dB。實測結果滿足設計要求，芯片間測試一致性良好。

圖12 芯片測試結果

本文設計的功分器與國內產品手冊中類似頻段功率分配器的性能指標對比結果如表2 所示。

表2 指標對比

由表2 可以看出，本文設計的功率分配器性能優良，在帶寬和尺寸上極具優勢，尺寸僅為手冊產品WGD9010H?1 的1/4。

3 結論

本文通過對功率分配器的理論分析，使用蛇形環繞式結構取代傳統的微帶線結構，并在功分器隔離電阻處引入了頻率補償電容，基于砷化鎵（GaAs）工藝，借助ADS 軟件成功設計了一款新型結構的一分二Wilkinson功分器。芯片實物測試結果表明，在通帶4～20 GHz內，插入損耗典型值為0.65 dB，端口回波損耗典型值為20 dB，端口隔離度典型值達到25 dB，芯片尺寸僅為1.0 mm×0.9 mm×0.1 mm。

該芯片具有頻帶寬、插損小、尺寸小、隔離度高等優點，且基于GaAs 工藝，性能穩定，使用方法簡單，可以應用于射頻/微波電路系統中。后續會使用此新型Wilkinson 結構設計一分四、一分八等功分器，實現多分路功分器的高性能化和小型化。