基于國(guó)產(chǎn)FPGA加速器的電源數(shù)字控制器設(shè)計(jì)與實(shí)現(xiàn)研究

摘""要：電源數(shù)字控制器的設(shè)計(jì)包括多個(gè)關(guān)鍵模塊：首先，比例-積分-微分（Proportion-Integration-Diffe，PID）控制算法通過(guò)比例、積分和微分機(jī)制實(shí)現(xiàn)精確的輸出調(diào)節(jié)。系統(tǒng)利用國(guó)產(chǎn)現(xiàn)場(chǎng)可編程門陣列（Field"Programmable"Gate"Array，F(xiàn)PGA）芯片的高并行處理能力和豐富的I/O接口，保證了控制算法的高效執(zhí)行和信號(hào)的穩(wěn)定傳輸。這一設(shè)計(jì)實(shí)現(xiàn)了提升電源管理的智能化和自動(dòng)化水平，還為未來(lái)相關(guān)研究和應(yīng)用提供了重要的參考與基礎(chǔ)。

關(guān)鍵詞：現(xiàn)場(chǎng)可編程門陣列""電源數(shù)字控制器""比例-積分-微分參數(shù)""濾波電路

Research"on"Design"and"Implementation"of"Power"Digital"Controller"Based"on"Domestic"FPGA"Accelerator

PU"Haojie""LI"Qian""REN"Shaokang

Southwest"Petroleum"University，"Chengdu，"Sichuan"Province，"610500"China

Abstract："The"design"of"power"controller"includes"several"key"modules："First，"Proportion-Integration-Diffe（PID）"control"algorithm"realizes"accurate"output"adjustment"through"proportional，"integral"and"differential"mechanisms."The"system"uses"the"high"parallel"processing"ability"of"domestic"Field"Programmable"Gate"Array（FPGA）"chips"and"rich"I/O"interfaces"to"ensure"the"efficient"execution"of"control"algorithms"and"the"stable"transmission"of"signals."This"design"enhances"the"intelligence"and"automation"level"of"power"management，"and"also"provides"an"important"reference"and"foundation"for"future"related"research"andnbsp;application.

Key"Words："FPGA;"Power"digital"controller;"PID;"Filter"circuit

隨著電子技術(shù)的快速發(fā)展，特別是在智能設(shè)備、通信系統(tǒng)、工業(yè)自動(dòng)化等領(lǐng)域，對(duì)電源管理的要求日益提高。傳統(tǒng)的電源控制方法往往無(wú)法滿足高效率、高精度和實(shí)時(shí)性的需求，因此引入先進(jìn)的控制技術(shù)顯得尤為重要。在此背景下，基于國(guó)產(chǎn)現(xiàn)場(chǎng)可編程門陣列加速器的電源數(shù)字控制器應(yīng)運(yùn)而生。

1電源數(shù)字控制器的原理

電源數(shù)字控制器的原理主要基于數(shù)字信號(hào)處理技術(shù)，通過(guò)數(shù)字信號(hào)處理器（Digital"Signal"Processor，DSP）、微處理器（Microcontroller"Unit，MCU）等核心部件對(duì)電源輸出進(jìn)行精確控制和監(jiān)測(cè)。其工作原理可以概括為以下幾個(gè)步驟：傳感器將設(shè)備的狀態(tài)轉(zhuǎn)換為電信號(hào)，輸入數(shù)字控制器中。這些信號(hào)通常包括電壓、電流等參數(shù)，通過(guò)模數(shù)轉(zhuǎn)換器（Analog"to"Digital"Converter，ADC）將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。數(shù)字控制器可以根據(jù)輸入的數(shù)字信號(hào)和預(yù)設(shè)的控制算法，計(jì)算出相應(yīng)的輸出信號(hào)。數(shù)字控制器的核心部分包括數(shù)字比例-積分-微分（Proportion-Integration-Differentiation，PID）調(diào)節(jié)器、數(shù)字脈寬調(diào)制器（Digital"Pulse-Width"Modulation，DPWM）和各種類型的模數(shù)轉(zhuǎn)換器。數(shù)字PID調(diào)節(jié)器用于調(diào)節(jié)電流和電壓控制回路，確保電源輸出的穩(wěn)定性和準(zhǔn)確性。DPWM生成脈寬調(diào)制（Pulse-Width"Modulation，PWM信號(hào)以驅(qū)動(dòng)功率晶體管的柵極，從而控制開(kāi)關(guān)電源的開(kāi)關(guān)狀態(tài)和頻率。

2國(guó)產(chǎn)FPGA加速器電源數(shù)字控制器的設(shè)計(jì)

2.1設(shè)計(jì)方案

本實(shí)用新型所提供的濾波組件在結(jié)構(gòu)設(shè)計(jì)上具有顯著優(yōu)勢(shì)，具體體現(xiàn)在其回路短、結(jié)構(gòu)布置靈活等特點(diǎn)。這種設(shè)計(jì)不僅提高了濾波組件的空間利用率，還增強(qiáng)了濾波組件在不同場(chǎng)景下的適應(yīng)性，使電路調(diào)節(jié)變得更加高效和精準(zhǔn)。通過(guò)優(yōu)化布局，濾波組件能夠有效降低信號(hào)干擾，從而保障電源系統(tǒng)在各種工作環(huán)境中的穩(wěn)定性。本方案中的濾波組件1通過(guò)將濾波電路上的若干濾波電容集成設(shè)置于至少1塊輸出濾波電容板103上，并將輸出濾波電容板103沿厚度方向夾持于第一正極導(dǎo)體101和第一負(fù)極導(dǎo)體102之間，使輸出濾波電容板103和穿插在第一正極導(dǎo)體101和第一負(fù)極導(dǎo)體102上的共模磁環(huán)104間隔設(shè)置，實(shí)現(xiàn)對(duì)特定頻段進(jìn)行衰減、輸出低紋波[1]。這樣不僅能夠通過(guò)輸出濾波電容板103隔開(kāi)第一正極導(dǎo)體101和第一負(fù)極導(dǎo)體102，避免第一正極導(dǎo)體101和第一負(fù)極導(dǎo)體102直接接觸產(chǎn)生短路，還能夠使第一正極導(dǎo)體101和第一負(fù)極導(dǎo)體102直接與輸出濾波電容板103的正反面接觸實(shí)現(xiàn)電連接，具有回路短、損耗小的特點(diǎn)，適用于低壓環(huán)境的濾波設(shè)計(jì)。

采用本實(shí)用新型提供的濾波組件所構(gòu)建的電源模塊電路和電源系統(tǒng)，能夠?qū)崿F(xiàn)高精度、高穩(wěn)定性和低紋波電流輸出的目標(biāo)。母線濾波電容模塊可以采用大容量低等效串聯(lián)電阻（Equivalent"Series"Resistance，ESR）的電解電容多只并聯(lián)，主要目的為降低低頻紋波（600"Hz/1"mV），以及吸收部分開(kāi)關(guān)管工作時(shí)產(chǎn)生的高頻紋波。電源模塊采用明緯商用開(kāi)關(guān)電源，該開(kāi)關(guān)電源可支持AC/DC供電，適用性好。吸收電容模塊與H橋模塊連接，吸收電容模塊用于吸收H橋模塊中開(kāi)關(guān)管電壓尖峰，吸收電容模塊優(yōu)選采用貼片陶瓷電容，數(shù)量多且ESR低，相應(yīng)設(shè)置于吸收電容板上[2]。具體地，在本實(shí)施例中，H橋采用雙拼半橋的方式，H橋模塊包括第一半橋模塊和第二半橋模塊，吸收電容模塊包括第一電容模塊和第二電容模塊，第一半橋模塊和第一電容模塊電連接，第二半橋模塊和第二電容模塊電連接。

該設(shè)計(jì)特別關(guān)注元件的ESR和等效串聯(lián)電感（Equivalent"Series"Inductance，ESL），通過(guò)優(yōu)化材料和布局，顯著降低這兩個(gè)參數(shù)，從而提升整體電源性能，確保在高負(fù)載情況下也能夠保持卓越的輸出質(zhì)量。

本實(shí)用新型的電源模塊裝置通過(guò)集成化設(shè)計(jì)，將特定電源模塊電路合理布局，同時(shí)預(yù)留負(fù)載接線端子，極大地方便了運(yùn)輸和后續(xù)模塊化安裝。采用疊層結(jié)構(gòu)的方案，不僅簡(jiǎn)化了電氣連接的復(fù)雜度，還提升了裝配效率。該設(shè)計(jì)確保低阻抗和強(qiáng)抗干擾能力，提高了整體可靠性，適應(yīng)現(xiàn)代電子設(shè)備對(duì)電源系統(tǒng)日益嚴(yán)苛的要求。這樣的創(chuàng)新與優(yōu)化，必將在電源設(shè)計(jì)領(lǐng)域產(chǎn)生積極影響。

2.2國(guó)產(chǎn)FPGA芯片選型

在基于國(guó)產(chǎn)FPGA加速器的電源數(shù)字控制器設(shè)計(jì)中，F(xiàn)MQL45T900芯片是一個(gè)重要的選擇。該芯片采用先進(jìn)的制造工藝，具有高性能和低功耗的優(yōu)點(diǎn)，非常適合用于復(fù)雜的電源管理和控制任務(wù)。FMQL45T900芯片具備豐富的邏輯資源，其內(nèi)部擁有45000個(gè)可編程邏輯單元（Logic"Element，LE），支持多種設(shè)計(jì)需求。此外，芯片的工作頻率最高可達(dá)900"MHz，為電源控制算法提供了充足的計(jì)算能力。這使用戶能夠?qū)崿F(xiàn)高效的電源調(diào)節(jié)和即時(shí)響應(yīng)，確保系統(tǒng)在不同負(fù)載條件下保持穩(wěn)定。

為了進(jìn)一步驗(yàn)證FMQL45T900在電源數(shù)字控制中的應(yīng)用，設(shè)計(jì)了一個(gè)高壓直流電源系統(tǒng)，該系統(tǒng)需要通過(guò)實(shí)時(shí)反饋機(jī)制來(lái)調(diào)節(jié)輸出電壓。當(dāng)輸入電壓變化時(shí)，F(xiàn)PGA能夠迅速地處理來(lái)自電壓傳感器的數(shù)據(jù)信號(hào)，將其與預(yù)設(shè)目標(biāo)進(jìn)行比較，并使用合適的增益控制算法調(diào)整輸出，從而保證輸出電壓始終維持在設(shè)定范圍內(nèi)[3]。此過(guò)程中，F(xiàn)MQL45T900的高速運(yùn)算能力發(fā)揮了關(guān)鍵作用，大幅度提高了系統(tǒng)對(duì)動(dòng)態(tài)負(fù)載的響應(yīng)速度。

2.3驅(qū)動(dòng)程序設(shè)置

在基于國(guó)產(chǎn)FPGA加速器的電源數(shù)字控制器設(shè)計(jì)中，以ADS8382作為ADC，其驅(qū)動(dòng)程序的設(shè)計(jì)需要充分考慮與FPGA間的通信協(xié)議、數(shù)據(jù)準(zhǔn)確性與實(shí)時(shí)性等因素。ADS8382是一款高精度、16位分辨率的ADC，具備4個(gè)輸入通道，適合多路電源監(jiān)測(cè)。在驅(qū)動(dòng)程序的設(shè)計(jì)中，首先需要完成設(shè)備的初始化，包括配置串行外設(shè)接口（Serial"Peripheral"Interface，SPI）接口，以確保與FPGA之間的穩(wěn)定通信。例如：程序開(kāi)始時(shí)會(huì)通過(guò)SPI發(fā)送控制指令，設(shè)置參考電壓、選擇輸入通道與配置采樣速率。

在實(shí)際應(yīng)用中，希望讀取通道1的電壓值。當(dāng)執(zhí)行到讀取數(shù)據(jù)的環(huán)節(jié)時(shí)，驅(qū)動(dòng)程序會(huì)向ADS8382發(fā)送相應(yīng)的讀取命令，并在接收轉(zhuǎn)換完成信號(hào)后開(kāi)始讀取數(shù)字值。假設(shè)從通道1獲取的數(shù)字值為0x2AAA，根據(jù)ADS8382的特性，該值可以通過(guò)以下公式轉(zhuǎn)換為實(shí)際電壓：

Vout=數(shù)字值/216×Vref"""""""""""""""""""""""""""""""""""""""""""""""""""""（1）

如果設(shè)置的參考電壓Vref為5"V，那么計(jì)算得到的輸出電壓為2.73"V。通過(guò)正確的驅(qū)動(dòng)程序設(shè)計(jì)，ADS8382能夠?qū)崟r(shí)提供各通道的電壓監(jiān)測(cè)信息，這對(duì)實(shí)現(xiàn)電源數(shù)字控制系統(tǒng)的閉環(huán)反饋至關(guān)重要。有效的數(shù)據(jù)采集和處理能力不僅提升了系統(tǒng)的響應(yīng)速度，還增強(qiáng)了電源管理的穩(wěn)定性與可靠性?？傊?，精良的ADS8382驅(qū)動(dòng)程序設(shè)計(jì)是確保數(shù)字控制器性能的重要保障。

2.4"PID控制算法

在基于國(guó)產(chǎn)FPGA加速器的電源數(shù)字控制器設(shè)計(jì)中，PID控制算法中的比例（Proportion）、積分（Integration）和微分（Differentiation）3個(gè)環(huán)節(jié)之間形成了相輔相成的關(guān)系，共同作用于系統(tǒng)的控制效果。

比例（P）環(huán)節(jié)是PID控制的核心部分，主要負(fù)責(zé)根據(jù)當(dāng)前誤差產(chǎn)生即時(shí)的反應(yīng)。它通過(guò)直接與誤差成比例地調(diào)整控制輸出，能夠快速響應(yīng)系統(tǒng)的變化。例如：當(dāng)電源輸出電壓偏離目標(biāo)值時(shí)，比例控制會(huì)立即調(diào)節(jié)輸出，以減少誤差。這一環(huán)節(jié)的設(shè)計(jì)必須考慮到增益的選擇，以確保系統(tǒng)既能快速響應(yīng)，又不會(huì)導(dǎo)致過(guò)度波動(dòng)。

積分（I）環(huán)節(jié)則用于消除系統(tǒng)的穩(wěn)態(tài)誤差，確保最終輸出精確達(dá)到設(shè)定值。積分控制通過(guò)對(duì)過(guò)去誤差的累計(jì)進(jìn)行調(diào)整，能夠有效補(bǔ)償持久存在的小誤差。例如：在電源控制中，如果系統(tǒng)在長(zhǎng)時(shí)間運(yùn)行后仍無(wú)法維持在目標(biāo)電壓，積分環(huán)節(jié)會(huì)逐漸增加控制輸出，從而逐步消除這一誤差。這一環(huán)節(jié)的設(shè)計(jì)需要謹(jǐn)慎，過(guò)高的積分增益可能導(dǎo)致系統(tǒng)不穩(wěn)定[4]。

微分（D）環(huán)節(jié)則提供了對(duì)系統(tǒng)行為的預(yù)測(cè)能力，通過(guò)分析誤差的變化速率來(lái)抑制過(guò)快的控制動(dòng)作。微分控制適用于需要快速響應(yīng)的應(yīng)用場(chǎng)景，例如：電源系統(tǒng)在負(fù)載突變時(shí)，通過(guò)預(yù)測(cè)未來(lái)的誤差變化來(lái)平滑控制輸出，避免因瞬時(shí)變化引起的振蕩。在設(shè)計(jì)中，合適的微分增益有助于提高系統(tǒng)的穩(wěn)定性和響應(yīng)速度。

PID控制算法是通過(guò)對(duì)誤差信號(hào)進(jìn)行實(shí)時(shí)分析和處理來(lái)實(shí)現(xiàn)對(duì)系統(tǒng)的控制。首先，需要定義誤差信號(hào)et=rt-yt，其中：rt為設(shè)定值；yt為實(shí)際輸出值。在數(shù)字控制中，采用離散時(shí)間形式進(jìn)行處理，誤差信號(hào)將在每個(gè)采樣時(shí)刻更新。

PID控制器的輸出信號(hào)可以表示為：

uk=Kp×ek+Ki×ej+Kd×[ek-e（k-1）]"""""""""""""""""""""""""""""""""""""""（2）

式（2）中：Kp、Ki、Kd分別為比例、積分和微分增益；uK為輸出信號(hào)；ek表示在第k次采樣時(shí)刻的誤差信號(hào)，即設(shè)定值rk與實(shí)際輸出值yk之間的差異；ej表示在第j次采樣時(shí)刻的誤差信號(hào)，即對(duì)應(yīng)時(shí)刻的誤差。e（k-1）表示在第（k-1）次采樣時(shí)刻的誤差信號(hào)，即前一時(shí)刻的誤差。

在實(shí)施PID控制之前，需要對(duì)其參數(shù)進(jìn)行調(diào)優(yōu)，以確保系統(tǒng)的穩(wěn)定性和響應(yīng)速度。常見(jiàn)的調(diào)參方法有Ziegler-Nichols法和試湊法。假設(shè)一個(gè)簡(jiǎn)單的電源系統(tǒng)，其設(shè)定點(diǎn)為5"V，實(shí)際輸出為4"V，則初始誤差為1"V。

通過(guò)調(diào)節(jié)增益，可能觀察到如下變化。

當(dāng)Kp=2，響應(yīng)較快，但容易產(chǎn)生震蕩。

當(dāng)Ki=0.1，系統(tǒng)逐漸消除穩(wěn)態(tài)誤差，但過(guò)大會(huì)導(dǎo)致系統(tǒng)變得不穩(wěn)定。

當(dāng)Kd=0.05，改善了動(dòng)態(tài)響應(yīng)，減少了超調(diào)現(xiàn)象。

調(diào)試過(guò)程中，通過(guò)對(duì)比不同參數(shù)下系統(tǒng)的響應(yīng)曲線，可以選擇最優(yōu)組合，如最終選定的參數(shù)為Kp=2.5、Ki=0.2和Kd=0.03。

在FPGA中，控制過(guò)程的執(zhí)行主要包括誤差計(jì)算、控制信號(hào)生成和輸出更新。利用FPGA的并行處理能力，可以同時(shí)進(jìn)行多次運(yùn)算，從而提高控制算法的實(shí)時(shí)性。以每隔10"ms為采樣周期為例，執(zhí)行流程如下。

每次采樣獲取當(dāng)前輸出值yk。根據(jù)設(shè)定值rk和實(shí)際輸出值yk計(jì)算當(dāng)前誤差ek。使用上述PID公式計(jì)算控制信號(hào)uk，將控制信號(hào)uk更新至電源模塊，調(diào)整輸出至目標(biāo)值。例如：通過(guò)10次迭代，如果設(shè)定點(diǎn)為5"V，輸出從4"V逐步調(diào)整至4.9"V、5.0"V，以此類推，最終達(dá)到設(shè)定值。

3"結(jié)語(yǔ)

綜上所述，本項(xiàng)目不僅為電源管理領(lǐng)域提供了創(chuàng)新的解決方案，也為國(guó)產(chǎn)現(xiàn)場(chǎng)可編程門陣列技術(shù)在實(shí)際應(yīng)用中的發(fā)展奠定了堅(jiān)實(shí)基礎(chǔ)。希望通過(guò)不斷的努力，為推動(dòng)相關(guān)技術(shù)的進(jìn)步和產(chǎn)業(yè)的發(fā)展貢獻(xiàn)力量。未來(lái)，該電源數(shù)字控制器的設(shè)計(jì)思路和實(shí)現(xiàn)方法可推廣至更廣泛的應(yīng)用場(chǎng)景，如智能家居、工業(yè)自動(dòng)化、新能源汽車等領(lǐng)域。

參考文獻(xiàn)

[1]羅鐘泰.數(shù)字通信中卷積碼編解碼的FPGA設(shè)計(jì)[J].通訊世界，2024，31（9）：40-42.

[2]張家煒，易藝，游駿，等.基于FPGA的手寫(xiě)數(shù)字識(shí)別系統(tǒng)設(shè)計(jì)[J].電子設(shè)計(jì)工程，2024，32（19）：27-32，37.

[3]楊峰威.混合型磁懸浮軸承系統(tǒng)數(shù)字控制器研究[D].南京：南京郵電大學(xué)，2023.

[4]何志陽(yáng).基于國(guó)產(chǎn)FPGA加速器電源數(shù)字控制器設(shè)計(jì)與實(shí)現(xiàn)[D].成都：電子科技大學(xué)，2022.

[5]楊瀅.基于FPGA的深度神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)研究與實(shí)現(xiàn)[D].南京：南京航空航天大學(xué)，2022.