硬件描述語言ＶＨＤＬ的發展

摘要：本文介紹了在數字電路設計中，隨著計算機技術、超大規模集成電路（CPLD、FPGA）的發展和硬件描述語言（HDL， Hardware Description Language）的出現，軟、硬件設計之間的界限被打破，數字系統的硬件設計可以完全用軟件來實現，只要掌握了HDL語言就可以設計出各種各樣的數字邏輯電路。

關鍵詞：專用集成電路；現場可編程門陣列；硬件描述語言；片上系統

硬件描述語言是EDA技術的重要組成部分，VHDL是作為電子設計主流硬件的描述語言。VHDL的英文全稱是VHSIC（Very High Speed Intergrated Circuit）Hardware Description Language，即超高速集成電路硬件描述語言。這是一項誕生于美國國防部所支持的研究計劃，目的是為了把電子電路的設計意義以文字或文件的方式保存下來，以便其他人能夠輕易地了解電路的設計意義，并且避免重復設計，降低開發費用。

一、 VHDL語言的特點

硬件描述語言，是利用一種人和計算機都能識別的語言來描述硬件電路的功能，信號連接關系及定時關系，比電路原理圖更能表示硬件電路的特性。

本小節將傳統的電子設計技術和VHDL設計方法進行對比，介紹VHDL語言的特點。

1. 傳統的硬件設計方法。傳統的硬件設計中，手工設計占了較大的比例。具有如下幾個特征：

(1)采用自底向上的設計方法。自底向上的設計方法的特點是在整個逐級設計和測試過程中，始終必須顧及具體目標器件的技術細節。

(2)采用通用邏輯元器件。通常采用74系列和CMOS4000系列的產品進行設計。

(3)在系統硬件設計的后期進行調試和仿真。只有在部分或全部硬件電路連接完畢，才可以進行電路調試，一旦考慮不周到，系統設計存在較大缺陷，則要重新設計，使設計周期延長。

(4)設計結果是一張電路圖。當設計調試完畢后，形成電原理圖，該圖包括元器件型號和信號之間的互聯關系等等。

2. 使用VHDL的硬件設計方法。在電子設計領域，自頂向下設計方法，只有在EDA技術得到快速發展和成熟應用后才成為可能。VHDL設計方法有如下幾個特征：

(1)支持自頂向下的設計方法；

(2)采用大量的ASIC芯片；

(3)早期仿真以確定系統的可行性；

(4)使設計更容易，只需寫出系統的HDL源程序文件，其他由計算機去做；

(5)全部設計文件就是HDL源程序文件。

二、 VHDL設計方法的優點

HDL具有功能強大的語言結構，可用明確的代碼描述復雜的控制邏輯設計，并且具有多層次的設計描述功能，是一種設計、仿真和綜合的標準硬件描述語言。HDL語言可讀性強，易于修改和發現錯誤。可以使用仿真器對VHDL源代碼進行功能仿真。VHDL允許設計者不依賴于器件。同一個設計描述，可以采用多種不同器件結構來實現其功能，不要求設計者非常熟悉器件的結構，HDL描述實現了設計與工藝無關。HDL描述比網表或原理描述更易讀，更易于理解，因為初始HDL設計描述是與工藝無關的。

三、 VHTL程序設計基本結構

VHDL描述了數字電路設計的行為、功能、輸入以及輸出。在語法上，VHDL與現代編程語言相似，但是它包含了許多與硬件有特殊關系的結構。

VHDL語言通常包含實體(Entity)，結構體(Architecture)，配置(Configuration)，包集合(Package)，和庫(Library)五個部分.

其中實體是一個VHDL程序的基本單元，由實體說明和結構體兩部分組成。實體說明用于描述所設計的系統的外部接口信號；結構體用于描述系統內部行為、系統數據的流程或者系統組織結構形式，建立輸入和輸出之間的關系；配置語句用于從庫中選取所需，但原來組成系統設計的不同規格的不同版本，是被設計系統的功能發生變化，安裝具體元件到實體—結構體中；包集合存放各個設計模塊共享的數據類型、常數和子程序等。庫是專門存放已編譯的實體、結構體、包集合、配置參數。

四、 EDA的未來發展和技術方向

在集成電路制造工藝發展的過程中，微電子設計工業已經達到了深亞微米時代，在EDA設計中主要有軟硬件協同設計的要求，現有的工具支持SOC大規模設計尚有難度，迫切需要提高設計能力。

在設計語言中，由于VHDL和VerilogHDL是目前通用的設計語言，在設計大系統時，不夠方便直觀，所以需要進一步完善。

電子產品隨著技術的進步，更新換代速度日新月異，而掌握電子產品開發研制的動力源——EDA技術，是我們國家工程設計人員不可推卸的責任，因為中國的設計公司大多還處在發展的初級階段，所使用的設計工具都是幾年前國外的主流工具。

參考文獻：

[1] 曾繁泰等.EDA工程概論.清華大學出版社，2001(8).

[2] 潘松，繼業.EDA技術實用教程.科學出版社，2002(10).