張連華
(山西大學工程學院,山西 太原 030013)
圖1為數據通路實驗電路圖,它是將前面進行的運算器實驗模塊和存儲器實驗模塊兩部分電路連接在一起形成的,由于RAM是三態門輸出,因而可以將RAM連接到運算器的數據總線BUS上,這樣,寫入RAM的數據可以由運算器提供,而從RAM讀出的數據可以送到運算器的暫存工作寄存器保存。除了T3、T4兩個脈沖信號外,其他電位控制信號仍由試驗臺操作板上的二進制開關來模擬。

圖1 數據通路實驗電路圖
(1)計算機組成原理實驗儀1臺。
(2)雙蹤示波器1臺。
(3)直流萬用表1只。
(4)邏輯測試筆1支。
數字電路中難免要出現這樣或那樣的故障。有了故障迅速加以診斷并排除,使線路正常運行,這是實際工作中經常遇到的事。因此,學會分析線路故障,提高排除故障的能力,是很有必要的。
就數字電路故障性質而言,大體有兩種:①是由于設計中的錯誤或不當造成的;②是由于原件損壞或性能不良造成的。
常見的設計錯誤有邏輯設計錯誤和布線錯誤。
對于布線錯誤,只有仔細地進行查對才可以排除。然而如果系統基本上可以工作,那么不必查對所有的接線,也能較快地判斷出布線錯誤的位置。這可以通過某一預知特性點的觀察檢測出來。假如改點的信號不是預期的特性,則可往前一級查找。常見的布線錯誤是漏線和布錯線。漏線的情況往往是輸入端未連線或浮空。浮空輸入可用三狀態邏輯測試筆或電壓表檢測出來。對于設計錯誤,需要在設計中加以留心和克服。首先要遵循的原則是:為使系統可靠的工作,從系統的初始狀態開始,應該把線路置于信號的電平上,而不是置于信號的前沿或后沿;其次沒有出口的懸空狀態是不允許存在的;另外設計中應當避免靜態和動態的競爭冒險;最后,為便于維修,設計中應考慮把系統設計成具有單步工作的能力。
常見的設計錯誤包括對于中小規模集成電路中不用的輸入端的接法。對一個不用的輸入端常常忘了端接,因而輸入端相當于接了有效的邏輯“1”電平。所有不用的TTL輸入端最好連接到同一個邏輯“1”的電壓上,例如,計數器不計數或寄存器不寄存信息的問題,常常就是由不用的輸入端進來的干擾信號引起的。
一個數字系統,即使邏輯設計和布線連接都正確無誤,但如果使用的元件損壞或性能不良,也會造成系統的故障。這種故障只要更換元件,系統就能恢復正常運行。
數字系統的故障,除了元件損壞或不良外,還可能由于虛焊、噪聲等原因造成時隱時現的間隙性故障。許多最初間隙性的故障,最終還會變成固定性故障。這種固定性故障,不是固定的邏輯高電平,就是固定的邏輯低電平,通常稱為“邏輯故障”。
使用邏輯測試筆和邏輯脈沖筆(邏輯脈沖產生器),可以方便尋找數字電路中的邏輯故障。使用的方法視具體的情況而定。
一種方法是先使用邏輯測試筆檢測關鍵信號(如時鐘、啟動、移位、復位)丟失的地方,這樣就把故障隔離到一個小范圍的集成電路內。有了故障的大概范圍以后,去掉內部時鐘脈沖,改用邏輯脈沖筆向特定的電路節點施加激勵信號。檢測的方法是:
(1)門電路:輸入脈沖,檢查輸出脈沖。
(2)觸發器電路:在時鐘輸入端或預置輸入端加上信號,然后檢查輸出端的狀態。
(3)計數器電路:用邏輯脈沖筆供給計數器脈沖,同時檢查輸出端的狀態。
有了提供激勵的邏輯脈沖筆和響應激勵的邏輯測試筆,很容易檢查被懷疑的器件的真值表。故障地點探出以后,可在同一節點上使用邏輯脈沖筆和測試筆幫助識別,即用脈沖筆向該節點加以脈沖,同時用測試筆檢測,如果測試筆顯示的是穩定的邏輯低電平,表明該節點是短接到地的;如果測試筆顯示的是穩定的邏輯高電平,表明該節點是短接到電源VCC。
另一種尋找故障的方法是預先隔離故障。一連串的邏輯電路的檢查,可以這樣進行:從電路始端進入脈沖,在終端檢測響應。如果信號未能正確傳達,就對每一串電路用同樣方法檢查,然后反復進行,就能將故障點隔離出來。
(1)排除實驗電路中的故障。由指導教師預先在實驗電路中設置1~2個人為故障。(例如使用壞集成電路片子),不說明故障位置。學生在進行下面的實驗任務時必須先排除電路中的故障,然后才能完成以下指定的實驗任務。
(2)向寄存器DR1,DR2中置入已知數據,完成以下運算:
(DR1)+(DR2)→DR2
(DR2)茌(DR1)→DR1。
(3)運算正常后,將DR2,DR1的數據分別寫入到RAM的AA和AB(十六進制)單元中。
(4)從RAM的AA,AB單元讀出剛剛寫入的數據,分別放到寄存器DR1和DR2中,并檢查RAM寫入和讀出的數據是否正確。
(5)將全“1”和全“0”分別寫入 RAM的 AC,AD單元中。
(6)將 AC,AD單元中的全“1”和全“0”分別讀到 DR1和 DR2中,檢查RAM寫入和讀出的數據是否正確。