應用于數字鎖相環的NCO設計

保 玲，佘世剛，周 毅，金玉琳

（蘭州空間技術物理研究所 甘肅 蘭州 730000）

數字鎖相環已在數字通信、無線電電子學及電力系統自動化等領域得到廣泛應用。數字鎖相環用于信號解調時，對信號頻率的準確度和穩定度要求比較嚴格，在數字鎖相環設計中，NCO自動跟蹤捕捉輸入信號的頻率，直至鎖相環進入鎖定狀態，保持頻率不再變化。NCO的設計采用DDS技術。DDS是近些年迅速發展起來的一種頻率合成技術，具有頻率分辨率高、頻率轉換速度快、相位噪聲低、頻率穩定度高以及能夠靈活產生多種信號等突出優點。然而在實際中，NCO的數字化處理不可能是完全理想的，雜散的產生也不可避免，因此在電路設計中，應盡量減小雜散噪聲，獲得較為理想的輸出?；贔PGA設計NCO，支持系統現場修改和調試，可大大縮短設計周期。

1 NCO工作原理

NCO主要由相位累加器、波形存儲器（ROM）、數模轉換器（DAC）和低通濾波器（LPF）構成，核心為數字部分，即相位累加器與波形存儲器。NCO工作原理為：參考時鐘fc每觸發一次，相位累加器將對頻率控制字進行線性相位累加，得到的相位碼對波形存儲器尋址，使之輸出相應的幅度碼，完成相位到幅值轉換。該編碼值存儲于波形存儲器中，存儲器的字節數決定了相位量化誤差。如需輸出模擬波形，需送入DAC進行數模轉換，最后經低通濾波器進行平滑處理，輸出信號fo[1]。NCO結構如圖1所示。

圖1 NCO結構Fig.1 Structure of NCO

2 NCO設計與FPGA實現

相位累加器是整個NCO系統運轉的關鍵，主要完成相位累加，實現輸出波形頻率可調功能，利用Verilog HDL實現相位累加器的模塊設計，采用流水線編碼方式來減小資源消耗。通過輸入頻率控制字就可以輸出所需要頻率的波形，累加器的位數N設置為16位，頻率控制字位數KF為16位。

實驗用主芯片為CycloneⅢ 系列EP3C40F484C6N。板上時鐘頻率fc為50 MHz，NCO輸出頻率fo為6.5 MHz，計算出

將頻率控制字換算為二進制數，則KF=0010 0001 0100 1000。

DDS的頻率分辨率為頻率控制字KF為[2]：

課題使用16 bit的相位累加器，如果全部用來尋址，則需要216bit存儲空間。當相位精度要求較高時，所消耗的ROM資源量很大，因此采用ROM壓縮技術，利用正弦函數的1/4對稱性，只需存儲未壓縮前的1/4。波形存儲器的設計基于ROM宏模塊lmp_rom，設置ROM的寬度為10位，調用時產生數據文件.mif，然后直接在定制lmp_rom時，添加數據文件即可。

將設計好的NCO程序在Quartus II 9.0中編譯綜合并仿真，仿真波形如圖2所示。

圖2 NCO仿真波形Fig.2 Simulation of NCO

3 NCO雜散分析

NCO雜散來源主要有3個方面的因素：片內ROM容量有限引入的相位截斷誤差；幅度量化引入的幅度量化誤差；DAC的非理想特性引入的DAC轉換誤差。由于雜散譜線可能非常靠近主信號，不能被濾波器有效地抑制。因此，對NCO雜散性能的分析和計算是NCO系統設計和應用中的重要問題。

1）相位截斷誤差：實際NCO為了達到一定的頻率分辨率，通常相位累加器的位數N都取得大，如取N=24，32，48等。但受ROM體積、成本和功耗的限制ROM的容量遠遠小于2N，因此尋址ROM只采用相位累加器輸出的高M位（M=N－B），其低B位被截斷而未用，這樣就引入了相位截斷誤差[3]。

理想NCO輸出頻譜為[4]：

根據上式，理想NCO輸出頻譜分布在f=kfc±fo處，譜線幅度的包絡具有Sa（x）函數的形狀，有用頻率fo=Kfc/2N對應的幅度為 πSa（πfo/fc）。

存在相位截斷時NCO的無雜散動態范圍SFDR為：

式中，f1為區間內幅度最大譜線對應頻率，其值為

由式（4）可見，由相位累加器截斷引起的信噪比取決于相位累加器截斷位數，即與對ROM尋址的位數成正比，ROM的地址位越多（即存儲量越大），其輸出信號的信噪比也就越高。相位截斷引入的最強雜散的相對主譜的電平由（N－B）決定。課題設計中ROM輸出為10位，則ROM中有210個地址，因此有10個地址線，尋址位數也為10位，即（N－B）為10，則由相位截斷引起的無雜散動態范圍大于60.2 dB。

2）幅度量化誤差：理論上，一個正弦樣點幅值須用一個無限長的二進制代碼才能精確表示，但實際NCO考慮到ROM的存儲量、功耗以及DAC的分辨率等因素，ROM中只存儲了無限長二進制碼字的最高W位作為ROM的輸出，也就引入了幅度量化誤差。

ROM截斷引起的幅度量化誤差在NCO輸出頻譜上表現為背景噪聲，所以對ROM截斷的頻譜分析又稱之為NCO的背景雜散分析。由于NCO內部波形存儲器中存儲的正弦幅度值是用二進制表示的，對于超過存儲器字長的正弦幅度值必須進行量化處理，這樣就引入了量化誤差。實際中ROM幅度量化多采用舍入量化方式[5]。

幅度量化的信噪比為

由于模數轉換器DAC900為10位，因此ROM輸出也取為10位，即W取值為10，故幅度量化的信噪比大于62 dB。

利用傅里葉級數，求出此量化誤差信號經理想D/A轉換后的頻譜為

3）DAC非線性誤差：實際的DAC只有有限位輸入（即分辨有限），通常 D=8，10，12，14 等，另外 DAC 存在著比較嚴重的非線性特性（包括積分非線性，微分非線性，DAC轉換過程中存在尖峰電流以及轉換速度有限等），以及DAC轉換過程中會出現尖峰脈沖等，所有這些都將導致NCO的輸出大量的雜散信號。

DAC的非線性特性相當復雜，并且每個DAC的非線性特性也不盡相同，其數學模型難以建立，因此只對其做簡單的定性分析。目前對于DAC所產生的雜散還不能給出定量的關系，只能對DAC引入的雜散給出估算公式[6]：

式中，D表示模數轉換器的位數。課題選用DAC900，轉換位數為10位，因此可算得DAC引入雜散信噪比約為51.9 dB。

4 下載調試與結果分析

通過FPGA開發軟件Quartus II 9.0，將編譯后的NCO設計文件在線編程到FPGA開發板上，從FPGA設定的輸出端輸出的仍為數字信號，外接數模轉換器DAC900，將數字信號轉變成輸出頻率受輸入數字控制的正弦波信號。

將輸出信號接至頻譜儀，帶寬調至95.17 kHz，分辨率帶寬（Res BW）為 220 Hz，視頻帶寬（VBW）為 220 Hz[7]。 如圖 3 所示。

圖3 NCO輸出頻譜Fig.3 Output spectrum of NCO

可測得雜散噪聲如表1所示：

表1 雜散噪聲分布Tab.1 Distributions of Spurious

帶寬范圍調至50 MHz，寬頻帶輸出頻譜如圖4所示。

圖4 NCO輸出頻譜Fig.4 Output Spectrum of NCO

分辨率帶寬（Res BW）為10 kHz，視頻帶寬（VBW）為 10 kHz，信號功率為8.62 dBm。二次諧波為-49.05 dB；三次諧波為-53.06 dB。

為減小雜散噪聲，采用低通濾波器濾除雜散噪聲，設計一個七階Butterworth型低通濾波器，在ADS中設計并仿真，其原理圖如圖5所示。

圖5 LPF原理圖Fig.5 Principle of LPF

經LPF濾波，在頻譜儀上觀察NCO輸出，如圖6所示。

圖6 濾波器輸出頻譜Fig.6 Output spectrum of filter

觀察圖6可知，加入LPF后，信號功率為5.88 dBm，二次諧波為-65.51 dB，衰減了16.46 dB；三次諧波為-79.18 dB，衰減了26.13 dB。

5 結束語

本文對NCO的工作原理和噪聲來源作了介紹，基于FPGA設計出應用于數字鎖相環的NCO，對三種雜散進行詳細分析并提出抑制方法，最后對調試結果進行分析。實驗證明，基于FPGA實現的NCO指標滿足工程要求，應用于數字鎖相環時，性能基本能滿足大多數系統的使用要求，修改靈活，可根據需要進行接口和控制方式的修改，使得測試工作更加全面高效，從而提高調試效率。還具有DDS的優點，因此可在數字通信領域得到廣泛應用。

[1]田耘，徐文波，張廷偉，等.無線通信FPGA設計[M].北京：電子工業出版社，2008.

[2]張安安，杜勇，韓方景.全數字Costas環在FPGA上的設計與實現[J].電子工程師，2006，32（1）：18-21.

ZHANG An-an， DU Yong， HAN Fang-jing.Design of implementation ofcostas loop on FPGA platform[J].Electronic Engineer，2006，32（1）:18-21.

[3]李海松，張奇榮，權海洋.DDS的相位截斷及相應的雜散信號分析[J].微電子學與計算機，2006，23（2）：141-143.

LI Hai-song， ZHANG Qi-rong， QUAN Hai-yang.Analysis of spurious in DDS due to the phase truncation[J].Microelectronics and Computer，2006，23（2）：141-143.

[4]胡仕兵，汪學剛，姒強.直接數字頻率合成技術雜散信號頻譜性能分析[J].電路與系統學報，2009，14（5）:87-91.

HU Shi-bin， WANG Xue-gang， SI Qiang.Analysis of the spurious spectrums in direct digital frequency synthesizers[J].Journalof Circuits and Systems， 2009，14（5）:87-91.

[5]白居憲.直接數字頻率合成[M].西安：西安交通大學出版社，2007.

[6]劉金亮.直接數字頻率合成技術實現研究[D].北京：北京交通大學，2008:11-15.

[7]GIFFARD R P，CUTLER LS.A low-frequencyhigh resolution digital synthesizer [J]. Frequency Control Symposium，IEEE 1992:188-192.