VHDL程序設計的教學研究

摘要 在簡要介紹VHDL語言特點的基礎上， 就如何激發(fā)學生的學習興趣，培養(yǎng)其實踐動手能力，提出了四個方面的改革建議。主要從課堂導入、教學內容、網絡教學以及考核方式四個方面進行論述。

關鍵詞 VHDL 緒論課 網絡教學 實踐

中圖分類號：G642 文獻標識碼：A

The Teaching Research on VHDL Programming

ZHANG Hui， SUN Lixiang

（Yancheng Textile Vacational Technology College， Yancheng， Jiangsu 224005）

AbstractAfter a brief introduction to the VHDL language features，based on how to stimulate student' interest in learning，and to develop their practical ability ， four proposals for reform are proposed.From the four aspects ，which are Classroom instruction， teaching content， online teaching and assessment methods， teaching is mainly discussed.

Key wordsVHDL; introduction class; online teaching; practice

VHDL(Very-High-Speed Integerated Circuit Hardware Description Language)是一種電路硬件描述語言，現(xiàn)在已成為IEEE工業(yè)標準的硬件描述語言。與傳統(tǒng)電路設計的方法相比，用VHDL方法設計系統(tǒng)，不僅能降低硬件電路設計的難度而且可以縮短開發(fā)周期。①②③因此，VHDL語言在數(shù)字電路和系統(tǒng)的設計中得到廣泛的應用。近年來，隨著人才市場對VHDL相關人才需求的日益增長，越來越多的高職高專院校開設VHDL程序設計課程。因此，研究VHDL的教學方法具有重要的現(xiàn)實意義。

1 上好緒論課，比較法突出VHDL設計優(yōu)勢

研究發(fā)現(xiàn)，從開始學習一門課程到課程學習完畢，不少學生不知道為何學習該課程，也不明白該課程有何用。因此，整個教學過程變?yōu)楣噍斒浇逃荒艹浞终{動學生的學習積極性。在課程開始時，學生會有這樣的疑問：“ VHDL是什么？可以用來干什么？”緒論是教學的重要開端，教師應精心設計教學，將學生的疑問轉化為學習的興趣。④比較法，是上好緒論課培養(yǎng)學生興趣的重要手段。例如：首先，用傳統(tǒng)的方法設計一個二路分配器，設計過程為：（1）畫真值表；（2）寫表達式，畫電路圖；（3）選擇器件；（4）焊接電路；（5）調試；其次，采用VHDL 進行設計，一段小程序即可實現(xiàn)。通過比較法教學，學生很容易發(fā)現(xiàn)利用VHDL進行系統(tǒng)的設計比用傳統(tǒng)方法進行設計更容易，具有多個方面的優(yōu)勢，同時學生對VHDL的涵義以及該課程用途也有了初步的了解。如此，才能調動學生學習VHDL的主觀能動性，這是學生學好一門課程的基礎。

2 教學內容的組織，縱向深入，注重培養(yǎng)實踐能力

VHDL程序設計的實施根據學習的進度，可以分成三個階段，其授課內容也從三個方面展開，并突出實踐性。

首先，初步階段，VHDL語法的初步教學，EDA開發(fā)軟件的熟悉。教學內容主要介紹VHDL技術及相關基礎知識，可編程邏輯器件(CPLD/FPGA) 的內部結構，著重對VHDL語言進行介紹，包括程序基本結構，語言要素等，并詳細介紹Altera公司MAXPLUSⅡ軟件。實踐主要任務是讓學生熟悉VHDL的開發(fā)軟件MAX +plusⅡ的使用，并完成一些原理圖輸入設計的簡單實驗，了解VHDL的特點，為后面的深入學習與應用打下堅實的基礎。

其次，基礎教學階段，熟悉實驗裝置。讓學生在EDA實驗裝置上完成一些基礎實驗，主要為驗證性實驗。這部分實驗大多為示例實驗，學生只需讀懂實驗程序再完成少許的修改即可。通過這些基礎實驗，主要目的是使學生掌握VHDL設計流程以及開發(fā)方法，進而掌握可編程邏輯器件（FPGA/CPLD）的特點及其硬件接口的使用。掌握VHDL程序設計的基本結構以及程序的編譯、仿真、引腳鎖定和下載等方法。總之，這部分教學的主要實踐任務就是讓學生對基本的開發(fā)過程能熟練掌握。

最后，提高階段，開展綜合實驗和創(chuàng)新實驗。一方面鍛煉學生在VHDL綜合實驗平臺上完成綜合實驗，另一方面學生可自行在VHDL綜合實驗裝置上進行創(chuàng)新實驗。如：乒乓球游戲控制器，樂曲演奏器，出租車計費器等設計，學生可以用原理圖和VHDL程序設計相結合的方法，自行在VHDL綜合實驗裝置上進行創(chuàng)新實驗。EDA ( VHDL)綜合實驗裝置還具有擴展口，學生可做一些小模塊與實驗裝置進行連接，完成更多更強大的功能。如此，可以提高學生靈活運用VHDL進行設計和開發(fā)的能力，真正做到學以致用。

3 發(fā)揮網絡教學優(yōu)勢

VHDL課程不僅僅是一門語言，其既要講解VHDL語言的一些語法規(guī)則，又要重視程序設計、系統(tǒng)開發(fā)及實現(xiàn)。因此，單一的課堂教學并不能真正很好地完成教學任務。當前日益成熟的網絡教學正是對課堂教學很好的補充。教師可以通過網絡面對每一個學生，真正實現(xiàn)因材施教；學生也可通過網絡這個平臺，獲得更多的信息和交流，從而得到更大的提高。網絡課堂中可設置“課程簡介”“教學資源”“在線課堂”“電子作業(yè)答疑”“師生互動”“最新動態(tài)”“論壇”等多個欄目，既充分滿足學生學習和交流的需要，又可使教師充分掌握學生的情況，因材施教。其中，“論壇”欄目，可以給學生提供一個沒有時間和空間界限的討論空間，學生在論壇中相互討論和學習，解決問題，甚至組成團隊開發(fā)實際系統(tǒng)。

4 實踐技能考核

現(xiàn)行的考試體系中，大多是由筆試來決定學生水平的高低。實踐方面的實驗作為平時成績，只占總成績的很少部分。如此的考核機制，使得學生只重視理論而忽視了實驗實踐。許多學生只是在臨近考試時，突擊死背課本來獲得好成績。VHDL課程的實踐性很強，要求學生靈活運用且有很強的實踐動手能力，如果考試體系僅重視理論學習，則無法真正達到教學目的。因此，為了加強學生的實踐能力，可以將課時一半安排多媒體授課，一半在實驗室進行授課。成績考核以技能考核為主，期終理論考試為輔，最終進行綜合成績評價。成績宜由三部分組成：平時成績（出勤、作業(yè)及實驗）占25%+理論考試成績占25%+實踐技能測試成績占50%。

5 結論

VHDL程序設計是一門涉及面廣、實踐性和應用性很強的技術應用型課程。如果沒有學生主觀能動的參與，要想將這門課程教好是很難的。本文從課堂導入、教學內容、網絡教學手段、考核方式等方面，對VHDL程序設計課程的教學進行探討，提高學生能動性和實踐能力。當然，可編程邏輯器件是不斷更新的，VHDL程序設計的教學內容也要相應地不斷調整，教學方法和方式也需不斷改進，這樣才能培養(yǎng)出適應時代發(fā)展的合格人才。

注釋

①潘松，黃繼業(yè).EDA技術實用教程（第3版）[M].北京:科學出版社，2006.

②盧毅，賴杰.VHDL 與數(shù)字電路設計[M].北京:科學出版社，2001.

③方怡冰.算術運算的VHDL 描述方法探討[J].電氣電子教學學報，2007(2):92-94.

④朱奕丹.VHDL設計課程教學改革實踐[J].電氣電子教學學報，2007(4):22-23.