射頻電路中的CMOS LNA設計方法與性能提高方法研究

1.引言

LNA是接受路徑中的第一個增益級，所以它對于噪聲、線性度、阻抗匹配、帶寬等參數有著更加嚴格的要求，例如，在外差結構中，LNA的典型參數值為：2dB NF、-10dBm IIP3、50ohm輸入輸出阻抗、15dB增益、-15dB輸入輸出返回損耗、穩定性因子＞1、20dB逆向隔離[1]。MOSFET器件在亞微米技術中，通過對器件和偏置電流的合理組合，可使噪聲降到一個令人滿意的大小，所以，隨著MOSFET器件性能的提升，LNA器件也獲益良多，取得了長足的發展。因此，對CMOS器件構成LNA的方法研究是非常必要的。

本文即是通過對各種具體方法的介紹，使我們對整體的LNA設計方法有一個明確的認識，并對以后各種問題的解決提供更多的方法。

2.CMOS LNA RF的整體設計方法

前文已經介紹了LNA的典型參數值：

噪聲系數：

輸入發射系數：

式中，rN為噪聲等效電阻，Sij為雙端口網絡的散射系數，Γopt源反射系數的值，Γ1即對應著噪聲系數最小值Fmin。

所以，為了減小噪聲系數，首先要獲得小的Fmin和低的rN，其次要減小Γopt，最后可以通過π型阻抗匹配網絡實現源的阻抗匹配，從而可以使用片上電感。

圖1是一個具體的設計實例（僅考慮NMOS的情況）。節點1為輸入，節點2為輸出，節點3處通過電感接地。輸出接理想1H電感。可以通過調整M1、M2的寬長比來實現Fmin與rN的最小化。

反饋補償電感L2的作用是修正網絡的輸入阻抗，使ΓE的共軛更加接近Γopt。

圖2中溝道最佳寬度在40-160μm之間，考慮到rN可以降低源阻抗的敏感度，所以，可以最佳溝道寬度為120μm[2]。

圖1 輸入輸出網絡參數圖

圖2 實際電路及各部分尺寸（Vdd=2.5V）

圖3 前置放大部分的示意圖

圖5 LC諧振隔離的靜電保護設計電路

3.性能提高方案

3.1 采用兩級放大來提高性能

這是一個比較老但卻實用的辦法，第一級放大通過控制偏置條件和器件尺寸來減小噪聲，這是因為第一級放大的噪聲在全部噪聲中影響最大，后一級主要用于調整線性度[3]。關于減小噪聲，上文已有比較詳細的描述，此處不再重復。線性度，主要通過三階交調點IIP3來表示。由式(3)可以看出，三階交調點主要是受最后一級的影響。

通過這種方式，我們就可以把噪聲和線性度分開調整，減小彼此之間的沖突，更好的提高性能指標。

3.2 片上系統

把NMOS開關、前置放大、混頻器等各個模塊都集中到一個芯片上面，不僅僅是對LNA性能的大幅提升，甚至對于整個RF芯片來說，在集成度、帶寬等各種性能上都有非常大飛躍，SOC將是比較主流的發展方向之一。

目前，已有很多系統采用SOC的方式來實現射頻電路的設計，以一個5GHz的雷達系統為例，把NMOS開關、前置放大、上混頻器、電壓控制振蕩器等模塊全部集中在了基于0.13μm工藝的CMOS芯片上，帶寬達到20Ghz，在線性度、輸入反射系數、噪聲、穩定性因子等各個性能指標均達到較好水平[4]。

圖3是一個典型的片上系統的LNA部分示意圖，M1-M4主要是實現阻抗匹配，M5、M6作為電流源提供恒定電流，通過NMOS M1、M2和PMOS M3、M4和負載可以減小噪聲，后面部分作為負載，實現阻抗匹配，把電阻調整至50ohm。

3.3 靜電保護阻抗隔離設計

靜電保護電路會使射頻LNA電路的增益下降、噪聲增加，所以，在這里介紹一種阻抗隔離技術，可以減少保護電路的有害影響。

電路的增益下降、噪聲增加主要是由于ESD部分對輸入端口網絡的寄生電阻和寄生電容引起的，所以用LC諧振回路將ESD部分和電路隔開，可以有效的緩解寄生效應，從而提高電路的性能，如圖4中的L1、C1和L2、C2網絡，通過Dp1（Dn1）進行正向導通放電，以及MNESD部分的保護作用，可以對靜電保護電路進行有效的保護，防止電壓擊穿等損害的發生[5]。

4.結束語

本文著眼于用CMOS來實現射頻電路中的LNA部分的設計。一開始先綜述答題的設計方法，并對LNA電路的性能指標進行介紹。然后，又介紹三種實用的設計方法，對LNA電路進行改進。當然，在設計中，我們要清楚設計電路的最主要的性能參數是什么，并努力的去實現完成。采用上述的設計方法，可以盡可能的提高電路的效率和性能。

[1]Behzad Razavi著,余志平,周潤德,譯.射頻微電子[M].清華大學出版社,2006:131-142.

[2]M.Egels,J.Gaubert,P.Pannier and S.Bourdel.Design method for fully integrated CMOS RF LNA[J].Electronics Letters ,2004,40(24):1513-1514.

[3]Piljae Park,Cheon Soo Kim,Member,IEEE,and Hyun Kyu Yq Member,BEE.Linearity,Noise Optimization for Two Stage RF CMOS LNA[J].Electrical and Electronic Technology,2001:756-758.

[4]Yuan Liang.RF NMOS Switch,Front End,Up Converted Mixer,LC-VCO Co-Design in a SoC-based Sensor Chip in 0.13μm CMOS.System Science and Engin eering(ICSSE),International Conference,2012:389-394.

[5]Ming-Dou Ker and Chien-Ming Lee.ESD Protection Design for Giga-Hz RF CMOS LNA with Novel Impedance-Isolation Technique.Electrical Overstress/Electrostatic Discharge Symposium,2003:1-10.