DSP TMS320F28335電磁干擾復位問題研究

張道勇，張輝

(1.廣州數控信息科技有限公司，廣東廣州510663;2.廣東第二師范學院物理系電子教研室，廣東廣州510303)

伴隨著微處理器、電力電子、計算機仿真技術的不斷進步，促使交流伺服控制技術向數字化、智能化、小型化和網絡化的方向發展。DSP 以其快速強大的運算和處理能力，滿足了交流伺服電機驅動裝置控制系統對實時性和處理算法復雜性的要求，特別是在要求高精度、高響應的應用場合，如數控機床、機器人等領域。

基于DSP 的控制系統是一個高速、復雜的數模混合系統，在工業過程中會受到各種干擾，使得系統不能正常運行。同時，DSP 系統又不可避免地向外輻射電磁波，對周圍的電子設備產生干擾。因此，抑制電磁干擾，提高系統電磁兼容性，成為設計DSP 控制系統必須考慮的因素［1］。

在使用DSP TMS320F28335 處理器控制數字電機的應用中，由于數控機床現場的電磁條件十分復雜［2］，為了保證系統運行的實時性、穩定性和可靠性，必須很好地進行復位及抗干擾設計。下面就結合基于TMS320F28335 的交流伺服驅動裝置的設計體會，詳細分析引起DSP 控制系統復位的原因，并給出完整的復位相關電路原理設計及PCB 布局布線解決方案。在工程實踐中證明，這些方法和措施能很好地提升DSP 控制系統的穩定性、可靠性和抗干擾能力。

1 系統體系結構及主要功能

交流伺服驅動裝置主要由控制電路和功率電路兩部分組成，控制電路主要包括DSP 和FPGA，功率電路主要包括開關電源和IPM 模塊，其體系結構如圖1所示。

圖1 交流伺服驅動裝置體系結構原理框圖

DSP 器件選用TI 公司32 位浮點型數字信號處理器TMS320F28335，主要完成位置指令的接收、矢量控制算法實現、PWM 信號輸出、人機界面顯示管理等功能。FPGA 負責電機電流采樣片外AD 轉換的控制處理、擴展輸入輸出接口、獲取編碼器位置指令信息和報警信號的實時處理等。

2 復位現象的原因分析

在進行EMC 電磁兼容試驗時，CNC(Computer Numerical Controller)數控系統作為上位機，控制伺服裝置驅動電機以額定速度運轉，經常會碰到DSP復位現象。并且EMC 試驗等級越高，出現復位現象的概率越大。EMC 試驗結果，如表1所示。對于數控伺服驅動裝置來說，出現復位現象，是不能容忍的。總結引起復位的原因有如下幾點:

(1)程序“跑飛”，看門狗復位

由于硬件方面的電磁干擾，引起DSP 處理器出現數據采集誤差增大、RAM 數據受干擾發生變化以及程序計數器PC 值改變、程序跳轉錯位，從而導致程序“跑飛”或陷入死循環的情況，進而引發DSP看門狗復位。

(2)電磁干擾DSP 復位信號

對于TMS320F28335 而言，復位是不可屏蔽的外部中斷，是優先級別最高的中斷。為保證DSP 芯片在電源未達到要求的電平時，不會產生不受控制的狀態，必須在系統中加入電源監控和上電復位電路，由該電路確保系統加電過程中，在內核電壓和外圍端口電壓達到要求之前，DSP 芯片始終處于復位狀態。同時，如果電源電壓一旦降到門限值以下，則強制芯片進入復位狀態，確保系統穩定工作。對于復位電路的設計，一方面應確保復位低電平時間足夠長，保證DSP 可靠復位;另一方面應保證穩定性良好，防止DSP 誤觸發復位。

在靜電放電抗擾度試驗、電快速瞬變脈沖群試驗等試驗中，攜帶高能量的瞬態脈沖干擾將嚴重地影響數據傳輸和控制狀態，其干擾部位表現在復位信號、時鐘發生器，總線數據傳輸等，通過地線、電源線、分布電容、分布電感的耦合帶入低壓數字電路中，有時嚴重地干擾了數字信號處理器的運算，表現為失控、程序“跑飛”和DSP 復位引腳XRS 產生低電平脈沖信號，芯片直接復位。

(3)電磁干擾DSP JTAG 接口復位信號

JTAG 是IEEE1149.1［3］規定的一種邊界掃描協議，用于對IC 集成電路器件的外部接口總線狀態進行掃描。DSP 采用JTAG 接口作為其內核與PC 機通信的中介，實現數字信號處理器在線仿真與燒寫程序。DSP JTAG 接口共提供TMS、TDI、TDO、TCK、TCK_RET、TRST、PD、EMU0、EMU1 等信號。其中:TMS 為測試模式選擇，信號由仿真器發起，目標板為接收端;TDI 為數據輸入，即數據由仿真器端傳向目標板;TDO 為數據輸出，其方向與TDI 相反，即PC 端讀取的來自目標板的數據;TCK 是仿真器發向目標板的時鐘信號;TCK_RET 為目標板向仿真器返回的時鐘信號，實際上是一種應答驗證信號;PD起電平驗證的功能;EMU0、EMU1 信號用于對多處理器的目標板進行仿真;TRST 是仿真器發起的復位信號，用于JTAG仿真模式的復位［4］。

實際應用中，JTAG 接口采用的是標準的2.54 mm 間距封裝的雙排針，在電磁干擾嚴重的工作環境中，JTAG 接口復位信號有可能被瞬態脈沖干擾拉為高電平使芯片進入仿真模式而復位。

3 提升EMC 性能的改進措施

工程應用中，一般通過接地［5］、濾波［6］、電磁屏蔽［7］等技術，抑制和隔離電磁干擾。針對于交流伺服驅動裝置的應用實際，可以采取以下具體措施來提高系統的電磁兼容性，進而抑制、杜絕復位現象的發生。

3.1 程序“跑飛”，看門狗復位的改進措施

(1)采用數字濾波的方法，抑制疊加在模擬輸入信號上的噪聲影響，防止突發性干擾;

(2)對于輸入的開關信號進行防抖動處理，并輔之硬件低通濾波;

(3)不要有浮空數字輸入，即將這些引腳接上拉或下拉電阻，以防止產生開關誤動作和噪聲;

(4)TMS320F28335 的CLKOUT 時鐘輸出，因其頻率較高，在不使用時最好關斷它;

(5)通信增加CRC 校驗環節等，防止通信出錯;

(6)盡可能采用模塊化的程序結構，使程序清晰明了，易于理解，易于維護;

(7)對由于干擾而使程序運行發生混亂，導致程序“跑飛”或陷入死循環的情況，可以采取軟件冗余、軟件陷阱和“看門狗”等方法［8］。

3.2 DSP 復位信號的改進措施

DSP 復位信號的修正原理圖設計如圖2所示，對DSP 復位信號增加RC 濾波、ESD 保護等器件。TVS(Transient Voltage Suppresser)瞬態電壓抑制器被放置于鄰近ESD 事件可能進入系統的位置，旨在限制電磁干擾敏感節點處的電壓，并將電流引至不太敏感的節點，比如地電平。TVS 在正常工作電壓范圍內擁有高阻抗，在遭受應力期間可快速響應，從高阻抗轉換到低阻抗，將電流直接從敏感節點引開，并箝位工作電路的電壓，從而達到抑制瞬態脈沖干擾的目的。ESD 保護器件可選用ON 公司ESD5Z3.3T1G 或TI 公司TPD2E009 等。

圖2 DSP 控制系統復位信號原理圖

3.3 JTAG 接口復位信號的改進措施

JTAG 接口復位信號的修正原理圖設計如圖3所示。對DSP JTAG 接口復位信號增加濾波電容、ESD保護等器件。

圖3 DSP 控制系統JTAG 接口復位信號原理圖

在PCB 布局布線時，還需注意JTAG 接口與處理器的距離應不大于152.4 mm。JTAG 協議本身對電平的邊沿觸發要求較高，所以JTAG 信號必須按照高速信號的特性來分析，當JTAG 線纜長于152.4 mm 時，傳輸線的效應不可忽略，JTAG 接口信號的完整性就會受到破壞。針對此種情況，可以通過增加信號緩沖電路，即增強處理器的輸出驅動能力等措施來解決。

3.4 晶振電路布局布線改進措施

DSP TMS320F28335 處理器提供內部鎖相環倍頻技術。該系統采用有源晶振，頻率30 MHz，主頻工作在150 MHz。時鐘信號疊加噪聲干擾后，會改變時鐘分頻信號，導致DSP 工作時序發生紊亂。為避免時鐘信號被干擾，可以采取以下措施:

(1)PCB 布局時，時鐘源盡可能靠近DSP 器件，以縮短傳輸線長度，走線盡量短和寬，以減少噪聲干擾及分布電容的影響。

(2)在可能的情況下，可用地線將時鐘信號線進行“包地”處理。

(3)對于時鐘源，可采用鐵氧體磁環和電容器構成的濾波器進行電源濾波。

(4)最好有大面積的地鋪銅包圍晶振電路。

3.5 PCB 布局布線改進措施

正確的原理設計與合理的布局布線是提高DSP控制系統電磁兼容性的最主要措施。實踐證明，印制電路板的設計對抗干擾和保證系統的工作穩定有重要影響。對于電磁干擾，需保證控制電路有良好的接地系統。在PCB 板中，地線結構大致有保護地(PE)、數字地和模擬地等。接地應遵循的基本原則是:數字地、模擬地、保護地等應該合理接地，不能混用;接地引線短、分布參數小、地電位穩定;盡可能地使接地電路各自形成回路，減少電路與地線之間的電流耦合。PCB 板設計采用高速印制電路板布局布線的原則［9］，比如，PCB 布線時，關鍵的信號線，如地址線、數據線、中斷線、控制線等應盡可能短;對特別重要的信號線或局部單元實施地線包圍的措施等。工程實踐中，采取以下具體改進措施:

(1)將PE 通過封裝為2010、容值為10 nF 的高壓電容與系統地相連接，PE 再接入機床等電位接地銅排上，接地線要短，接觸良好。

(2)PCB 板采用四層板設計，即頂層信號層、地層、電源層、底層信號層。對于金屬外殼的接插件，比如，電機編碼器接口，外殼接PE，并且保證PE 距信號的安全距離;PE 在電路板四層中盡可能大面積鋪銅，并且用大量過孔貫穿、連接四層PE。總之，接地阻抗越低，干擾進入電路板就可以越快速地通過低阻抗的接地回路傳導到大地。

4 試驗結果及結論

針對于DSP 控制系統受電磁干擾出現的復位現象，實施改進措施前后，分別進行EMC 抗擾度測試，試驗結果如表1所示。

表1 EMC 試驗結果

在基于DSP TMS320F28335 處理器的交流伺服驅動裝置設計中，綜合使用了提升EMC 性能的方案、措施，其目的是在強EMI 電磁干擾的情況下，保證DSP 控制系統運行的實時性、穩定性和可靠性。通過對硬件的EMC 兼容設計，采用硬件、軟件相結合的抗干擾措施，有效地降低了電磁干擾對系統的影響，抑制、杜絕了復位現象的發生，使DSP 控制系統的可靠性得到了保障。在工程實踐中證明，這些方法和措施有效、可靠，具有廣泛的應用意義。

【1】楊克俊.電磁兼容原理與設計技術［M］.北京:人民郵電出版社，2007.

【2】李彬，戴怡，石秀敏，等.數控機床中的電磁干擾問題［J］.機床與液壓，2010，38(7):142－145.

【3】MAUNDER CM，TULLOSS R.IEEE std 1149.11－1990.IEEE Standard The Test Access Port and Boundary-scan Architecture［S］.Los Alamitos :IEEE Computer Society Press，1990.

【4】董大明，方勇華，熊偉.基于DSP 系統的增強型JTAG接口［J］.計算機工程，2010，36(8):242－244.

【5】陳斌，姜建國，孫旭東.PWM 逆變器－感應電機驅動系統中接地電流EMI 問題的分析［J］.中國電機工程學報，2003(2):58－62.

【6】姜艷妹，劉宇，徐殿國，等.PWM 變頻器輸出共模電壓及其抑制技術的研究［J］.中國電機工程學報，2005(9):47－53.

【7】成哲龍，鐘玉林，孫旭東，等.用于傳導電磁干擾分析的接地回路模型與參數［J］.中國電機工程學報，2005(7):156－161.

【8】王玉琳.經濟型數控系統的軟件抗干擾技術［J］.制造業自動化，2005(4):27－30.

【9】HASELOFF E.Printed Circuit Board Layout for Improved Electromagnetic Compatibility［R］，Texas Instrument Incorporated，1996.