數(shù)字系統(tǒng)設(shè)計(jì)（VHDL）課程教學(xué)改革與實(shí)踐

摘 要：數(shù)字系統(tǒng)設(shè)計(jì)（VHDL）是本科院校電類專業(yè)學(xué)生的一門專業(yè)課，其發(fā)展日新月異，如何更好的培養(yǎng)學(xué)生的實(shí)踐能力，使教學(xué)內(nèi)容能夠緊跟技術(shù)發(fā)展前沿已經(jīng)成為當(dāng)前教學(xué)的重要研究課題，為此文章提出了突出實(shí)踐能力的綜合考核方式，以及實(shí)驗(yàn)內(nèi)容與電子設(shè)計(jì)大賽相結(jié)合的教學(xué)改革方法。

關(guān)鍵詞：數(shù)字系統(tǒng)設(shè)計(jì)；電子設(shè)計(jì)大賽；實(shí)踐能力；教學(xué)改革

1 研究背景

《數(shù)字系統(tǒng)設(shè)計(jì)（VHDL）》是一種軟硬件合一的數(shù)字電子設(shè)計(jì)技術(shù)，它的設(shè)計(jì)語言采用硬件描述語言，以EDA軟件為工作平臺(tái)，以專用集成電路為實(shí)現(xiàn)載體，來設(shè)計(jì)復(fù)雜的電路系統(tǒng)，代表了現(xiàn)代電子設(shè)計(jì)方法的主流趨勢(shì)[1]。因此該課程具有較高的理論性和實(shí)踐性，而且更加注重實(shí)踐。獨(dú)立學(xué)院的方針是培養(yǎng)應(yīng)用型人才，而且從全國(guó)近幾年大學(xué)生電子設(shè)計(jì)大賽的題目來看，利用EDA技術(shù)完成的競(jìng)賽題目所占比例逐年提高，題目更加靈活多變，要求也越來越高，這些變化反應(yīng)出目前業(yè)界對(duì)當(dāng)代工科電類專業(yè)大學(xué)生技能掌握的需求方向。基于以上兩點(diǎn)，針對(duì)數(shù)字系統(tǒng)設(shè)計(jì)課程的實(shí)踐教學(xué)環(huán)節(jié)進(jìn)行改革與創(chuàng)新，切實(shí)提高學(xué)生應(yīng)用EDA技術(shù)設(shè)計(jì)電路的能力，是獨(dú)立學(xué)院電信類專業(yè)課程建設(shè)的一項(xiàng)重要任務(wù)，具有極高的應(yīng)用價(jià)值。

但在當(dāng)前“數(shù)字系統(tǒng)設(shè)計(jì)（VHDL）”課程的教學(xué)環(huán)節(jié)仍存在著若干弊端[2]，需要引起重視并想辦法加以解決。本文對(duì)該課程的理論與實(shí)踐教學(xué)方法、考試方法提出三點(diǎn)建議，以期改進(jìn)教學(xué)方法，提高教學(xué)效果，使該課程在培養(yǎng)學(xué)生的創(chuàng)新實(shí)踐能力中起到應(yīng)有的作用。

2 教學(xué)中存在的問題

2.1 課程內(nèi)容缺乏前沿性、連貫性，重點(diǎn)不突出

許多現(xiàn)有的教材內(nèi)容上更新速度慢，缺乏前沿性，不能全面展示數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)的新成果和發(fā)展趨勢(shì)；編寫上缺乏完整的課程觀，章節(jié)結(jié)構(gòu)不合理，重點(diǎn)不突出，理論敘述多而配套的實(shí)驗(yàn)和習(xí)題少。導(dǎo)致學(xué)生沒有明確課程目標(biāo)，對(duì)課程內(nèi)容感到枯燥、乏味，學(xué)習(xí)積極性不高。

2.2 教學(xué)方法單調(diào)，教與學(xué)結(jié)合不緊

傳統(tǒng)教學(xué)方法以教師講授為主，學(xué)生在封閉的課堂環(huán)境下獲取數(shù)字系統(tǒng)設(shè)計(jì)知識(shí)，方式單調(diào)，互動(dòng)有限，缺少及時(shí)動(dòng)手實(shí)踐的機(jī)會(huì)。教學(xué)過程重教輕學(xué)，重知識(shí)輕能力，只重視灌輸教學(xué)大綱圈定范圍內(nèi)的知識(shí)而忽視學(xué)生對(duì)于技術(shù)發(fā)展的探索，只重視設(shè)計(jì)技巧的傳授而忽視對(duì)數(shù)字系統(tǒng)設(shè)計(jì)思想的理解和把握。以上這些都不利于教學(xué)質(zhì)量的提高， 不利于應(yīng)用型人才的培養(yǎng)。

2.3 實(shí)驗(yàn)?zāi)Ｊ剿腊澹狈χ鲃?dòng)性和創(chuàng)新性

受實(shí)驗(yàn)設(shè)備及學(xué)時(shí)數(shù)等條件的制約，現(xiàn)行實(shí)驗(yàn)項(xiàng)目缺乏新意，模式單一，實(shí)驗(yàn)教學(xué)仍沿襲傳統(tǒng)的“課前預(yù)習(xí)-教師講解-課堂實(shí)驗(yàn)-遞交實(shí)驗(yàn)報(bào)告”的教學(xué)方式[3]，學(xué)生的主動(dòng)性和創(chuàng)造性得不到體現(xiàn)。另外大多數(shù)情況下，實(shí)驗(yàn)教學(xué)依附于理論教學(xué)，實(shí)驗(yàn)成績(jī)?cè)谄谀┏煽?jī)中所占比例不高，并且實(shí)驗(yàn)成績(jī)大多依據(jù)實(shí)驗(yàn)報(bào)告書寫是否全面、認(rèn)真來給定，而這些因素并不能真實(shí)地反應(yīng)出學(xué)生的實(shí)驗(yàn)?zāi)芰ΑＨ狈τ行У募?lì)使多數(shù)學(xué)生不重視實(shí)驗(yàn)，在做實(shí)驗(yàn)時(shí)抄襲數(shù)據(jù)結(jié)果，嚴(yán)重阻礙了學(xué)生創(chuàng)新思維和動(dòng)手能力的培養(yǎng)。

3 解決辦法

3.1 合理選擇教材，案例啟發(fā)式教學(xué)

首先，精選教材。根據(jù) EDA 教學(xué)需求，查閱了許多國(guó)內(nèi)外教材，并結(jié)合 EDA 技術(shù)的最新進(jìn)展，有目的的選擇了適合電子信息工程專業(yè)學(xué)生的教材-潘松老師的《EDA 技術(shù)實(shí)用教程（第三版）》；其次，采取案例啟發(fā)式教學(xué)。比如在講授硬件描述語言時(shí)，不能逐條介紹語法，而是應(yīng)結(jié)合具體實(shí)例講解最基本的語句及其使用方法，讓學(xué)生從最初模仿實(shí)例編程到最終自己能獨(dú)立設(shè)計(jì)程序，從而達(dá)到掌握VHDL 語言的目的。另外，在課堂教學(xué)中及時(shí)引入往年數(shù)字系統(tǒng)設(shè)計(jì)方面相關(guān)的電子設(shè)計(jì)競(jìng)賽題目，也許同學(xué)們?cè)诔鯇W(xué)這門課時(shí)還做不出來這些題目，但是他們可以了解電子信息行業(yè)的最新動(dòng)態(tài)，以及該課程和其他課程之間的聯(lián)系，并且將VHDL設(shè)計(jì)仿真與傳統(tǒng)的集成電路設(shè)計(jì)相對(duì)比，其方便快捷讓同學(xué)們切實(shí)感受這門課的應(yīng)用前景和VHDL語言的魅力，對(duì)于提高學(xué)生的學(xué)習(xí)興趣大有幫助。最后，少講多練。我校該課程的總學(xué)時(shí)為64，其中40學(xué)時(shí)理論，24學(xué)時(shí)實(shí)驗(yàn)。而在40學(xué)時(shí)理論中拿出一部分學(xué)時(shí)到實(shí)驗(yàn)室上課，這樣可以邊講邊練，使學(xué)生能夠及時(shí)的動(dòng)手實(shí)踐，掌握所學(xué)的理論知識(shí)。教與學(xué)的關(guān)系也在悄悄發(fā)生改變，教師不再是以權(quán)威的身份向?qū)W生傳遞經(jīng)驗(yàn)，而是要以各種方式來調(diào)動(dòng)學(xué)生參與學(xué)習(xí)活動(dòng)，并通過引導(dǎo)學(xué)生在自己精心設(shè)計(jì)的環(huán)境中進(jìn)行自主的探索。

3.2 優(yōu)化實(shí)驗(yàn)教學(xué)平臺(tái)，增加綜合性、設(shè)計(jì)性實(shí)驗(yàn)內(nèi)容

3.2.1 基本功能的驗(yàn)證實(shí)驗(yàn)。這類實(shí)驗(yàn)主要用于加強(qiáng)對(duì)基本概念的理解，以鍛煉學(xué)生使用 EDA 軟件和學(xué)會(huì)調(diào)試VHDL 程序?yàn)槟康摹＿@類實(shí)驗(yàn)以設(shè)計(jì)基本邏輯模塊為主，例如采用 VHDL 語言設(shè)計(jì)基本門單元電路、譯碼器、計(jì)數(shù)器、寄存器等。

3.2.2 由若干個(gè)基本模塊構(gòu)成的綜合性實(shí)驗(yàn)。這類實(shí)驗(yàn)主要培養(yǎng)學(xué)生自頂向下的設(shè)計(jì)思維，要求綜合不同類型的程序模塊，實(shí)現(xiàn)層次化設(shè)計(jì)。例如用半加器和或門設(shè)計(jì)全加器的實(shí)驗(yàn)，用計(jì)數(shù)器和寄存器來設(shè)計(jì)頻率計(jì)的實(shí)驗(yàn)等。

3.2.3 小型數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)。這類實(shí)驗(yàn)為實(shí)際應(yīng)用電路的設(shè)計(jì)，要求學(xué)生自由地選擇課題，也可以結(jié)合往年的電子設(shè)計(jì)大賽題目，進(jìn)行方案設(shè)計(jì)，并在實(shí)驗(yàn)箱上完成設(shè)計(jì)課題的編程，仿真，下載和測(cè)試。比較典型的就是信號(hào)發(fā)生器設(shè)計(jì)實(shí)驗(yàn)，學(xué)生可以選擇正弦波或者三角波等不同的信號(hào)，也可以選擇控制不同的步進(jìn)和幅度，充分發(fā)揮學(xué)生的想象力，提高學(xué)生的動(dòng)手設(shè)計(jì)能力。

3.3 突出實(shí)踐能力的考核方式改革

考核方式采取理論考核和綜合能力考核相結(jié)合的方式，綜合能力考核成績(jī)占總成績(jī)的70%。學(xué)生自由分組，自主選擇一個(gè)有一定難度的綜合性設(shè)計(jì)實(shí)驗(yàn)，要求學(xué)生在自行查閱相關(guān)資料之后制定出一個(gè)較完善的設(shè)計(jì)方案，并通過實(shí)驗(yàn)設(shè)備來完成設(shè)計(jì)。之后選擇統(tǒng)一的考試時(shí)間，每個(gè)小組的同學(xué)均一人一臺(tái)計(jì)算機(jī)及實(shí)驗(yàn)箱，上機(jī)操作，將編程、仿真、下載、硬件測(cè)試這個(gè)過程現(xiàn)場(chǎng)做一遍，最后教師還要對(duì)操作過程和結(jié)果進(jìn)行提問答辯。這種考核方式就是為了避免有些學(xué)生渾水摸魚的情況。最終考核成績(jī)的評(píng)定，主要依據(jù)設(shè)計(jì)電路是否新穎實(shí)用、方案是否可行、設(shè)備選擇是否正確、數(shù)據(jù)分析是否合理、設(shè)計(jì)報(bào)告是否全面和答辯是否流利等幾個(gè)方面。這種考核方法既考查了學(xué)生對(duì)基礎(chǔ)知識(shí)和基本技能的掌握情況，又考查了學(xué)生綜合運(yùn)用所學(xué)知識(shí)分析問題、解決問題的能力，同時(shí)也激發(fā)了學(xué)生的學(xué)習(xí)興趣，培養(yǎng)了學(xué)生主動(dòng)探索的能力。

4 結(jié)束語

本次數(shù)字系統(tǒng)設(shè)計(jì)（VHDL）教學(xué)改革堅(jiān)持以培養(yǎng)應(yīng)用型人才為目標(biāo)，改革教學(xué)方法，提高教學(xué)質(zhì)量；建立了開放的實(shí)驗(yàn)教學(xué)模式和考試方法，突出了理論和實(shí)踐的緊密聯(lián)系，激發(fā)了學(xué)生的主動(dòng)學(xué)習(xí)能力，增強(qiáng)了學(xué)生的系統(tǒng)設(shè)計(jì)能力，提高了學(xué)生的工程實(shí)踐能力。在教改的推動(dòng)下，華南理工大學(xué)廣州學(xué)院電子信息工程的學(xué)生在EDA題目上獲全國(guó)大學(xué)生電子設(shè)計(jì)大賽省三等獎(jiǎng)一項(xiàng)，同時(shí)在其他全國(guó)電子大賽中也取得了較好的成績(jī)。實(shí)踐證明：數(shù)字系統(tǒng)設(shè)計(jì)（VHDL）教改對(duì)于培養(yǎng)應(yīng)用型人才具有十分重要的意義。

參考文獻(xiàn)

[1]潘松，黃繼業(yè).EDA技術(shù)實(shí)用教程（第三版）[M].北京：科學(xué)出版社，2006.

[2]呂常智，范迪.對(duì)EDA課程試驗(yàn)教學(xué)的幾點(diǎn)認(rèn)識(shí)[J].中國(guó)科教創(chuàng)新導(dǎo)刊，2010，4：111～114.

[3]任志平，黨瑞榮.EDA教學(xué)改革與創(chuàng)新實(shí)踐研究[J].中國(guó)電力教育，2011，26：104～105.

作者簡(jiǎn)介：李欣（1982-），河北邯鄲人，碩士，畢業(yè)于華南理工大學(xué)，現(xiàn)就職于華南理工大學(xué)廣州學(xué)院電子信息工程系，講師，主講課程《信號(hào)與系統(tǒng)》，《數(shù)字信號(hào)處理》，《MATLAB語言》、《數(shù)字系統(tǒng)設(shè)計(jì)（VHDL）》等。主要研究方向：數(shù)字信號(hào)及圖像處理。