Ka波段脈沖功率放大器高速、高可靠設計

夏俊穎，趙憲章，郭 芳，趙夕彬

(1．中國電子科技集團公司第13研究所，石家莊 050051；2．石家莊鐵道大學，石家莊 050051)

?

Ka波段脈沖功率放大器高速、高可靠設計

夏俊穎1，趙憲章1，郭 芳2，趙夕彬1

(1．中國電子科技集團公司第13研究所，石家莊 050051；2．石家莊鐵道大學，石家莊 050051)

提出一種Ka波段脈沖功率放大器的設計方法，重點針對高速雙脈沖調制開關電路進行了論述，同時針對可靠性開展了熱設計，對樣機進行了測試，脈沖功率信號上升、下降沿時間≤4.0 ns,可靠性設計滿足一級降額要求，各項主要指標滿足設計要求，驗證了設計方法的合理性和可行性。

高速雙脈沖調制；高可靠；毫米波

0 引 言

Ka波段脈沖功率放大器是收發系統中的關鍵模塊，放大器作為系統中功耗最大、發熱最厲害的模塊，其可靠性對于整個設備的長期穩定運行意義重大。在高速脈沖發射系統中為滿足脈沖功率信號的時序要求, 除了要考慮脈沖的頻率、幅度及占空比外，實現快速的脈沖前后沿指標也至關重要。

本文針對以上兩方面進行技術研究，設計一種高可靠的Ka波段高速脈沖功率放大器。系統要求放大器輸入功率Pin=5 dBm，2路輸出功率均≥34 dBm，開關隔離度≥65 dB，脈沖功率信號上升、下降沿時間≤4.0 ns。

1 工作原理

設計的Ka波段脈沖功率放大器基本原理框圖如圖1 所示,輸入信號經2級放大后再進行2路功分，分別經末級放大輸出。組件為雙脈沖調制工作方式。驅動放大器2及2個末級功率單片均采用功放控制TTL漏極脈沖調制，毫米波開關則外加開關脈沖驅動控制，開關脈沖驅動為低電平時，毫米波開關導通，反之關斷。時序圖見圖2。

2 毫米波通路增益、功率及開關高隔離設計

如圖1所示，組件驅動放大器1的增益為15 dB，驅動放大器2的增益為22 dB。為保證傳輸時延的一致性，末級功率單片1和2選用同一型號的GaAs pHEMT功率單片，增益16 dB，飽和輸出功率36 dBm。溫補衰減器常溫衰減值為5 dB，單個隔離器衰減為0.9 dB，毫米波開關衰減為4 dB，功分器衰減為4.5 dB。通過以上參數可計算出鏈路增益余量為6.5 dB。這6.5 dB的增益余量及溫補衰減器的反向衰減特性，可全溫區內保證末級功率單片工作在合適的飽和程度。

圖1 Ka波段脈沖功率放大器原理框圖

圖2 功放控制TTL和微波開關控制時序圖

在雙脈沖調制電路中，發射驅動脈沖下降沿(即毫米波開關開啟時間)比功放控制TTL上升沿延遲100 ns，控制時序圖見圖2。在這100 ns的間隙期間內，噪聲經放大后輸出，對后級的接收靈敏度影響極大。因此，必須提高毫米波開關的隔離度以減小信號泄漏對后級接收機接收靈敏度的影響[1]。單級毫米波開關單片在工作頻點的插損為0.3 dB，隔離度為46 dB，滿足不了組件開關隔離度≥65 dB的要求，因此需要2個該毫米波開關級聯使用。考慮到器件端口的輸入阻抗經過1/4波長變換到分支節點處剛好為高阻狀態，兩級該毫米波開關的距離控制在λ/4。經合理的電路及腔體設計后，組件的開關隔離度指標可做到≥75 dB。

3 高速雙脈沖調制電路前后沿設計

為實現放大器開關前后沿的高速設計，本組件采用雙脈沖調制，使組件經雙脈沖調制后的前后沿與毫米波開關的指標一致，達到4～5 ns的高速水平；設計時應注意以下兩方面：

(1) 選用高速毫米波開關單片，插損為0.3 dB，隔離度為46 dB，開關前后沿速度為4～5 ns，從器件層面保證組件調制前后沿指標；為保證組件經雙脈沖調制后的前沿指標與毫米波開關一致，調整驅動放大單片2和末級功率單片的靜態工作點很關鍵，需要使放大單片工作在A類狀態，使單片在靜態和動態工作時電流保持一致。根據文獻[2],電流上升時間為：

(1)

式中：RG為柵極串聯電阻；CGS和CGD分別為pHEMT內部寄生電容；VGH為柵極驅動電壓的高電平；VGS(th)為pHEMT的柵極閾值電壓；gfs為跨導；IDM為漏極電流的最大值；Von為pHEMT通態壓降。

可以看出tri和tfv都與IDM呈正相關，也就是漏極電流的峰值越大，MOSFET的開通速度越慢。電流下降時間tfi有：

(2)

可看出關斷過程的電流下降時間tfi與IDM呈正相關。式(1)、(2)中的RG和VGH能在電路中進行調整，RG為圖3中R1和R2串聯后的阻值，RG取值越小，前后沿速度越快，但如果取值過小又會導致柵流過大，影響長期可靠性；VGH為圖3中R1和R2對地串聯分壓后的電壓值，VGH取值越接近0 V，前沿速度越快，但如果取值太接近0 V，又會導致漏電流過大，影響器件長期可靠性。經綜合考慮，選用的R1阻值為390 Ω，R2阻值為43 Ω，GaAs pHEMT器件柵壓調整到-0.5 V，此時功率單片的靜態電流與飽和動態電流基本一致，故不會因動、靜工作狀態切換時漏電流變化大導致前后沿指標惡化。

(2) 因為漏極脈沖調制會有30～50 ns的展寬，所以功放經漏極脈沖調制的后沿比毫米波開關關斷時間滯后30～50 ns，因此組件經雙脈沖調制后的下降沿能保持毫米波開關下降沿的水平4～5 ns；考慮到發射驅動脈沖下降沿(即毫米波開關開啟時間)比功放控制TTL上升沿延遲100 ns，因此要求功放經漏極脈沖調制的延遲加上功放前沿累計時間控制在70 ns內，以保證功放經漏極脈沖調制的前沿比毫米波開關開啟時間提前15～30 ns，進而保證組件經雙脈沖調制后的前沿與毫米波開關的指標一致[3]。

本組件的功率器件采用GaAs pHEMT結構的功率單片,從工程設計的穩定性及安全性方面充分考慮后，決定選擇漏極調制方式，下面針對漏極脈沖調制電路進行分析。組件實際工作中，對驅動放大單片2和末級功率單片進行漏極脈沖調制，考慮到PMOS管承受電流能力有限，因此采用2組相同電路形式的漏極調制電路，該電路的單組電路圖如圖3所示。

圖3 漏極調制電路圖(單組)

電路用到的主要器件包括PMOS管及MOSFET驅動器。選用的PMOS器件主要參數如下：漏源導通時電阻RDS(on)為0.02 Ω，脈沖工作狀態下源電流ISM額定值為45 A，結溫TJ最大額定值為150℃，熱阻RqJA為50°C/W，上升沿延遲時間18 ns。選用的MOSFET驅動器主要參數如下：電源電壓為+4 V～+12.6 V，N溝道峰值輸出電流為7.6 A，P溝道峰值輸出電流為1.3 A，傳輸延時≤12 ns。設計該漏極調制電路需要注意以下3點：

(1) 為保證組件的脈沖調制開關前后沿高速設計，需要盡量縮短MOS器件柵極的上升沿及下降沿時間，因此MOSFET驅動器P_OUT和N_OUT之間的串聯電阻(見圖3中的R3)應盡量小，本組件中該電阻值為0 Ω。

(2) 因為漏極調制電路處理較高的1.08 MHz信號頻率，過高的di/dt容易引起振蕩，低溫工作時容易產生雜波(含雜波頻譜波形，如圖4)，因此需要在MOSFET驅動器V+引腳對地之間加0.1 μF的旁路電容(見圖3中的C2)，布板時位置盡量靠近MOSFET驅動器V+引腳，加0.1 μF旁路電容后的頻譜波形如圖5；為避免因布板走線過細過長引起的自感效應，布板時要注意MOSFET驅動器盡量排布在靠近PMOS管柵極的位置。

圖4 旁路濾波前含雜波的頻譜波形

圖5 經旁路濾波后的頻譜波形

(3) 為保證組件帶動大電流GaAs PHEMT負載時的高速開關前沿及頂降，需要在Vdd端口對地并聯儲能電容(見圖3中的C3、C4)[4]，根據電容定義:

(3)

式中：C為儲能電容容量；Q為脈沖工作期間電容上電量的變化量；ΔU為脈沖工作期間電容上電壓的變化量。在脈沖工作期間：

Q=Ip×τ

(4)

式中：Ip為脈沖峰值電流(脈沖功放中GaAs pHEMT的工作電流)；τ為脈沖寬度。

通過以上公式計算，最終確定組件Vdd端口對地并聯的儲能電容(見圖3中的C3、C4)為2個10 μF電容。

PMOS管及MOSFET驅動器傳輸延時典型值累加為30 ns，在實際電路中組件經單脈沖漏極調制后的延遲時間做到≤50 ns，如圖6所示，滿足了本文雙脈沖調制電路設計要點中提出的延遲時間≤70 ns的要求。

圖6 單脈沖漏極調制的延遲時間示意圖

4 可靠性設計及電氣指標測試結果

本文主要討論產品可靠性設計中的熱設計環節。所有放大單片均采用燒焊的安裝方式，芯片形式的單片用280℃金錫焊料燒焊在鉬銅底托上，再將鉬銅底托用183℃焊料燒焊在盒體上，確保功率芯片產生的熱量有效傳導到盒體上。

組件工作在脈沖狀態下，驅動放大單片2及2個末級功率單片占空比為25%，組件的最高環境溫度是+70℃。放大單片的結溫計算公式為：放大單片結溫=環境溫度+耗散功率×熱阻+5℃，其中耗散功率Pc=(Vd×Id-Po)×占空比。

根據國軍標GJB/Z35-93《元器件可靠性降額準則》的規定，額定最高結溫為175℃的晶體管器件，工作結溫的I級降額等級標準為≤100℃，Ⅱ級降額等級標準為≤125℃，Ⅲ級降額等級標準為≤145℃。組件用到的發熱器件工作時結溫均≤100℃，達到I級降額等級標準，最大程度地改善了元器件使用可靠性，實現了組件降額設計及熱設計的高可靠性，發熱器件結溫計算各參數詳見表1。

表1 組件發熱器件工作時結溫計算表

組件測試結果：經雙脈沖調制后最終的上升沿指標做到3.39 ns，下降沿指標做到3.55 ns，實現了組件前后沿的高速設計，測試結果如圖7所示；組件毫米波開關隔離做到75 dB，優于設計預期指標。

圖7 測試結果圖

5 結束語

本文給出了Ka波段脈沖功率放大器的基本設計思路, 設計出高速雙脈沖調制開關電路，并針對組件高可靠中的熱設計進行了分析，樣機達到了脈沖功率信號上升、下降沿時間≤4.0 ns的性能指標，可靠性滿足Ⅰ級降額要求，驗證了設計方法的合理性和可行性。

[1] 王超,陳曉光.Ku 波段固態高速脈沖功率放大器的設計與實現[J].電子器件,2008,31(6):1808-1811.

[2] 王冬冬.大功率固態開關在脈沖功率應用中的特性研究[D].上海：復旦大學，2011.

[3] 胡召宇.Ka頻段固態脈沖功率放大技術研究[D].成都：電子科技大學，2011.

[4] 顧占彪,王淼.GaAs FET 脈沖功率放大器輸出脈沖包絡分析研究[J].半導體技術,2013,38(6):474-478.

Design of High-speed and High-reliability for Ka-band Pulse Power Amplifier

XIA Jun-ying1，ZHAO Xian-zhang1，GUO Fang2，ZHAO Xi-bin1

(1.The 13th Research Institute,CETC,Shijiazhuang 050051,China；2.Shijiazhuang Tiedao University,Shijiazhuang 050051,China)

This paper presents a design method of Ka-band pulse power amplifier,emphatically discusses the high-speed double-pulse modulation switch circuit,at the same time performs thermal design in view of reliability,tests the prototype.The result shows that the rise time and fall time of the pulse power signal are less than 4 ns,and reliability design meets the qualification of the senior downgrade,and each main index satisfies the design requirement,which validates the rationality and feasibility of the design method.

high-speed double-pulse modulation;high reliability;millimeter wave

2015-01-29

T722.75

B

CN32-1413(2015)02-0113-04

10.16426/j.cnki.jcdzdk.2015.02.029