DDS技術在EDA課程實踐教學中的推廣

摘要：直接數字頻率合成器（DDS）廣泛用于電子通信、儀器儀表等領域，并且頻繁出現在電子設計競賽中，很有必要在電子信息、電氣自動化學科本科生教學中進行推廣。文章首先分析DDS原理，提出DDS課程設計的實驗方案設計和組織方法，目的在于使學生掌握DDS技術，培養學生電子系統的綜合設計能力和“自頂向下”的設計思想。

關鍵詞：DDS技術；EDA；實踐教學

中圖分類號：G642 文獻標識碼：A 文章編號：1672-3791（2015）10（b）-0000-00

1. 引言

1971年，Tierney等人提出直接數字頻率合成器（Direct Digital Synthesizer， DDS）概念，即以全數字技術，從相位概念出發直接合成所需波形的一種頻率合成技術[1]。這是頻率合成技術的一次革命性創新，但是受到當時微電子技術限制，DDS并未得到足夠重視，隨著現代EDA技術和集成電路工藝的進步，DDS技術得到飛躍發展[2]。DDS技術完全由數字方式合成所需頻率的波形，與傳統的頻率合成器相比，改善了頻率的精度和穩定度，并且具有分辨率高、快速轉換、低功耗、低成本等優點，廣泛用于通信、雷達、電子儀器儀表等領域，是實現電子設備數字化的一項關鍵技術。

基于DDS技術的函數發生器能夠產生多種波形，通常采用專用集成芯片實現，但是不易調試開發和集成，使用受到限制。隨著可編程邏輯器件（FPGA）的不斷發展，利用DDS技術在FPGA平臺上實現各種高性能的信號發生器，成本更低，與其他功能模塊接口靈活，便于系統集成，利于設備的數字化和小型化，得到廣泛應用[3]。

鑒于DDS技術在通信、電子系統中的普遍應用，有必要在電子信息類和電氣自動化類的專業課程中對該技術進行推廣。通過EDA課程的實踐或實驗課程，使學生掌握DDS技術的原理和設計方法是很有必要的[4]。另外，DDS技術在近幾年如火如荼的學科競賽中出現的頻率越來越高，全國大學生電子設計競賽中多個題目涉及到了DDS技術，如實用信號源的設計和制作（1995年）、波形發生器（2001年）、正弦信號發生器（2005年）、簡易頻率特性測試儀（2013年）等。

在EDA實踐課程中推廣DDS技術，可以培養學生“自頂向下的”的設計思想和數字系統的綜合設計能力。

2. DDS原理和技術指標

2.1 DDS工作原理

DDS的工作原理如圖1所示，輸入信號為系統時鐘、頻率控制字和相位控制字，系統由相位累加器、正弦查找表、D/A轉換器和低通濾波器構成。DDS系統的核心為相位累加器，由N位的加法器和N位的相位寄存器構成，加法器將頻率控制字和相位寄存器輸出的累加相位值相加，相加結果作為寄存器輸入，在下一個時鐘周期與頻率控制字繼續累加。寄存器輸出與相位控制字求和，可以改變生成信號的初始相位。正弦查找表存放在存儲器中，相位累加值作為存儲器的地址，讀取正弦波形的數據。波形采樣數據經過DA轉換后，生成階梯信號，通過低通濾波后，得到平滑的模擬波形。

圖1 DDS的工作原理

2.2 DDS技術指標分析

DDS系統中，相位累加器的位寬為N，查找表的地址線位寬為R，即存儲器大小為2R，累加器N位數據的高R位用于存儲器的地址。系統時鐘頻率為 ，如果累加器步進值（頻率控制字）為1，當累加2N個數時，存儲器中的正弦查找表會輸出一個完整的波形，該波形的頻率值為

（1）

當頻率控制字為M時，累加的步長為M，那么產生的波形頻率為

（2）

反之，若要求生成頻率為 的波形時，可以得到頻率控制字

（3）

頻率控制字M的最小值和步進值為1，所以輸出波形頻率的最小值和分辨率為

（4）

根據奈奎斯特采樣定理，DDS輸出的理論最高頻率為

（5）

累加器的值從0開始累加，正弦查找表輸出存儲器地址0對應的數據，當相位控制字為P時，存儲器輸出P對應的地址存儲的數據，改變相位控制字的值，可以改變正弦查找表的首地址，從而改變信號的初始相位。

3. DDS課程設計

3.1 實驗方案設計

DDS的實驗（實踐）課程以Xilinx公司的Spartan-6系列FPGA為平臺，以ISE軟件為開發環境，在FPGA上完成DDS系統的開發和驗證。DDS實現方案如圖2所示。

圖2 DDS信號發生器實現方案

DDS信號發生器首先包含人機交互模塊，利用按鍵實現參數的輸入，可以設定頻率值、相位值和波形類型，FPGA將按鍵設定的工作參數通過LCD控制器模塊，驅動1602LCD顯示，將參數值轉換為控制字輸送給DDS模塊。DAC芯片選用DAC7621，是12位并行輸入DAC，轉換速率設置為1MHz，所以系統時鐘選擇1MHz，相位累加采用32位，那么系統輸出信號的分辨率（最小頻率）可達到

（6）

系統輸出信號的最高頻率理論可達系統時鐘的一半，但是為了波形平滑，一個周期內采樣點數至少為4，最高頻率可達

（7）

波形存儲器采用多個ROM IP核實現，ROM大小為512×12bit，相位累加器的輸出32位總線中的高9位作為ROM的地址。ROM中存儲正弦信號、三角波等多種信號，可以通過按鍵切換波形。ROM輸出數據送給DAC控制器，控制DAC進行數據轉換，DAC輸出的階梯波形通過低通濾波器平滑。

3.2. 實驗管理

DDS信號發生器功能比較復雜，模塊較多，需要至少兩周時間的EDA課程實踐或課程設計才能完成該項目。EDA課程實踐實施前一周，向學生公布實踐題目及要求，要求學生提前查閱相關資料，了解DDS的原理。第一次實踐課程中，教師向學生講解實踐要求，對DDS的實驗方案進行講解。學生在課程實踐期間，需要對方案進行詳細設計，綜合運用自己學過的知識，完成DDS實驗項目的按鍵處理、顯示控制、DAC接口控制、累加器設計、ROM的使用等設計工作，并完成功能仿真、調試與測試，獨立撰寫設計報告。

考慮到學生能力的差異性及對EDA興趣的濃厚程度的不同，在DDS基本實驗內容上進行擴展，要求學有余力的學生實現掃頻信號發生器和FM調制波形發生器。

實踐結束，對學生實踐環節進行評價時，按照3：7比例對學生的設計報告和系統分別評分。設計報告主要考察學生對DDS原理的理解程度和設計調試過程，培養學生技術報告的撰寫能力。系統實現主要考察學生對DDS的完成情況及FPGA的使用水平。對于未完整實現整個系統的同學，可以考察學生的各個模塊完成情況，按照各個模塊對學生進行評分；對于完成系統設計的同學，可以考察學生實現的功能和指標，以及擴展功能的完成程度，對學生進行評價。實踐環節的組織管理和評價充分考慮學生水平的差異性，保證各個層次的同學在實驗中均能充分發揮自己的潛力，展現自己的優勢，能在實踐中有所收獲。

4. 總結

通過在EDA實踐課程中引入DDS技術，完成一個功能齊全的信號發生器設計，使學生掌握DDS的原理和應用，培養學生的系統設計能力和“自頂向下”的設計思想。

參考文獻

[1]Tierney J， Rader C M， Gold B. A digital frequency synthesizer[J]. IEEE Transactions on Audio Electroacoustics， 1971， 19（1）：48-57.

[2]張濤，陳亮.現代DDS的研究進展與概述[J].電子科技，2008，21（3）：73-77.

[3]高士友，胡學深，杜興莉等.基于FPGA的DDS信號發生器設計[J].現代電子技術，2009，（16）：35-40.

[4]葉齊鑫，董甲瑞，侯國屏.一個DDS技術應用的實驗教學方案[J].實驗技術與管理，2004，21（3）：40-46