基于CPCI—E總線的1553B接口模塊設計

王巍

摘 要：文章介紹了一款基于CPCI-E總線、智能1553B接口的計算機擴展模塊，分析了CPCI-E總線以及1553B接口的關鍵技術，研究基于PCI-E橋及1553B接口控制器的硬件實現方法，設計出基于新一代CPCI-E高速總線的1553B功能模塊，能夠有效提高工控計算機的擴展性能。

關鍵詞：CPCI-E；1553B；PCB設計；信號完整性

一、引言

隨著工控計算機總線技術的發展，CPCI-E總線以其高速串行互連、高傳輸效率以及高性能等特點廣泛應用于軍用計算機領域，逐漸成為工控計算機的新一代系統總線。

CPCI-E總線的全稱是Compact PCI-Express，其本質理念在于用歐卡規格實現與PCI-Express總線的兼容，CPCI-E的電氣特性規范實質上也就是PCI-E的電氣規范。目前PCI-E總線的最新規范是3.0版本，理論數據傳輸速率達到8GHz/s，同時兼容PCI-E 1.0/2.0版本的電氣特性，能夠支持原先規范中的2.5GHz/s、5GHz/s通信機制。由于新規范的電氣特性做出很大改進，PCI-E 3.0架構每個信道（1對差分信號）單向帶寬可達1GB/s，當十六個信道（16差分信號）全部使用時雙向帶寬可達32GB/s。PCI-E 3.0同時對此前版本的8b/10b解碼機制進行了優化，通過新的128b/130b解碼機制可以達到接近100%的數據傳輸效率，效率提升約20%，有效提高了PCI-E傳輸帶寬。

二、原理設計

PCI-E橋接芯片及1553B總線接口控制器是該模塊的核心器件，PCI-E總線與1553B總線由FPGA進行控制轉換。PCI-E橋接芯片的主要功能是將PCI-E總線數據轉換為CPCI-E總線數據，通過CPCI-E連接器與計算機背板進行連接。1553B接口控制器實現A、B兩個通道的數據交互，實現1553B通道的雙冗余功能。

（一）1553B總線接口設計

1553B總線接口的實現原理是通過一根冗余總線將一個有源總線控制器（BC）和31個有源遠程終端（RT）連接起來，每個有源遠程終端最多可配置30個子地址。每個節點均可配置為總線控制器，也可配置為遠程終端或系統監控器（MT），在1553B總線網絡運行過程中，只能有一個總線控制器。總線控制器啟動、管理整個總線網絡的信息傳輸。只有當總線控制器命令遠程終端接收、發送數據時，遠程終端才接收、發送數據；系統監控器用來記錄總線上的傳輸日志，實現對整個1553B總線網絡的監控分析。

1553B接口總線的字長均為20bit。每個字包含3位同步位，16位數據/命令/狀態位和1位校驗位。同步和奇偶校驗位用于保證1553B的信息格式及數據正確性。

為了讓模塊在實際使用中更為靈活，滿足不同的武器裝備應用需求，在模塊設計過程中實現跳線功能，對實際需要的耦合方式進行靈活配置，可針對A通道和B通道分別進行總線耦合方式的設置，缺省模式下A、B兩個通道均配置為變壓器耦合方式。

（二）PCI-E總線設計

除配置空間外，PCI-E橋接芯片共使用了3段用戶使用的PCI-E尋址空間，均用于訪問橋接芯片的的Local總線設備，包括雙通道1553B和FPGA內部寄存器。所有內部寄存器空間均配置了具有標準格式的PCI-E總線寄存器空間基地址，基地址可通過軟件配置PCI-E總線周期來設定。其中，BAR5基地址對應偏移地址為0時用于控制中斷寄存器。BAR5基地址對應偏移地址為1時，寫數據0表示A通道指示燈點亮；寫數據1表示A通道指示燈熄滅；寫數據2表示B通道指示燈點亮；寫數據3表示B通道指示燈熄滅。BAR5基地址對應偏移地址為2時，寫數據0表示1553B的A通道開啟；寫數據1表示1553B的A通道關閉；寫數據2表示1553B的B通道開啟；寫數據3表示1553B的B通道關閉。偏移地址為3時表示寫RT地址。

三、PCB設計

由于PCI-E 3.0總線用于傳輸高速信號，因此信號完整性需要通過合理的PCB設計來保證。影響高速信號完整性的主要因素包括元器件及PCB參數、PCB布局布線方式、電源和地的完整性等，在該總線接口模塊的PCB設計中主要通過元器件布局和疊層設計來實現信號完整性。

（一）元器件布局

總線接口模塊的關鍵元器件包括1553B接口控制器、可編程邏輯器件、PCI-E橋接芯片，總線信號通過CPCI-E連接器引出。元器件布局的原則是優先設計關鍵信號，首先考慮高速信號通道的PCB走線設計，統籌考慮主要芯片之間的信號流向關系，均勻分布。

（二）疊層設計

合理的疊層設計可以有效避免電磁干擾，提高PCB設計質量。疊層設計中的關鍵因素包括層數、阻抗控制、線寬線距、表面處理工藝等。對于高速信號設計，必須設計完整的電源層作為參考平面，高速信號的特征阻抗需要進行嚴格控制，誤差控制在5%以內，并分配單獨的平面層進行高速信號設計。印制板設計為8層疊層結構，為避免相鄰信號層產生層間信號串擾，每個信號層都均設置獨立的參考平面層，提供單獨的信號回路來保證信號質量。

四、結束語

基于CPCI-E總線的1553B接口模塊設計采用高集成度的PCI-E橋接芯片、可編程邏輯器件、1553B接口控制器進行設計，簡化了系統設計復雜度，并通過原理驗證、信號完整性分析提高了設計穩定性。雙通道1553B可通過寄存器來進行靈活配置。該模塊可廣泛應用于采用CPCI-E總線的對可靠性要求較高的工控計算機技術領域中。

參考文獻

[1] 楊蔭溥，嵇啟先，瞿兆榮.工控計算機概述[J].工控計算機，1990.

[2] CompactPCI Express PICMG EXP.0 R3.0 Specification[Z].2010.

[3] 徐曉東，葉鳳岐，李文.下一代總線標準PCI Express[J].內蒙古大學學報，2005（3）.

[4] 姜雪松，王鷹.電磁兼容與PCB設計.機械工業出版社[M].2008.