淺析疊層3D封裝技術(shù)的性能特點(diǎn)及應(yīng)用

鄧德剛

【摘 要】：隨著芯片及集成的水平不斷提高，電子封裝的作用正變得越來(lái)越重要。當(dāng)今芯片封裝技術(shù)發(fā)展也越來(lái)越快，以滿足不斷快速增長(zhǎng)的電子產(chǎn)品的需求。本文對(duì)其疊層3 D 封裝的發(fā)展趨勢(shì)技術(shù)特點(diǎn)技術(shù)優(yōu)勢(shì)散熱問(wèn)題以及應(yīng)用前景等幾個(gè)方面進(jìn)行了探討。

【關(guān)鍵詞】 ：疊層封裝；芯片；應(yīng)用

【引言】：為了滿足超大規(guī)模集成電路（VLSI）發(fā)展的需要，新穎的微納尺寸3D堆疊式封裝技術(shù)應(yīng)運(yùn)而生。它用最小的尺寸和最輕的重量，將不同性能的VLSI芯片和多種技術(shù)集成到單個(gè)封裝體中，并用短而垂直的cu互連代替長(zhǎng)2D Cu互連，因而降低了VLSI芯片的寄生效應(yīng)和器件功耗。

1.堆疊式的3D封裝技術(shù)

（1）以芯片內(nèi)功能層為基礎(chǔ)，逐層內(nèi)連的片上3D集成，即由芯片到芯片（die.to.die）的3D疊層封裝； （2） 由封裝到封裝（package.to.package）的堆疊（package.on.package）3D封裝；（3）運(yùn)用貫穿Si通（TSV）技術(shù)實(shí)現(xiàn)裸片到裸片之間互連的3DVLSI封裝等。3D堆疊封裝最初被用于記憶體和手機(jī)同步動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器的引線鍵合中，它有很多優(yōu)點(diǎn)。采用11Sv的3D堆疊封裝形成裸片到裸片之間的垂直Cu互連，帶來(lái)優(yōu)良的機(jī)電性能，同時(shí)也實(shí)現(xiàn)了多芯片3D封裝以及CMOS芯片上各種微電子部件的堆疊式封裝，在增加電氣性能的同時(shí)減小器件的尺寸和重量[l]。這是采用鴨V技術(shù)的VLSI芯片封裝工藝的技術(shù)優(yōu)勢(shì)。

2.堆疊式3D封裝的性能特點(diǎn)與技術(shù)優(yōu)勢(shì)

2.1 疊層3D封裝方式的技術(shù)優(yōu)勢(shì)

3D 封裝擁有無(wú)可比擬的組裝密度，組裝效率高達(dá)200% 以上，從而使單個(gè)封裝體可以實(shí)現(xiàn)更多的功能，并使外圍設(shè)備PCB的面積進(jìn)一步縮小【2】。體積內(nèi)效率得到提高，且芯片間導(dǎo)線長(zhǎng)度顯著縮短，信號(hào)傳輸速度得以提高，減少了信號(hào)時(shí)延與線路干擾，進(jìn)一步提高了電氣性能。另外，3 D 封裝體內(nèi)部單位面積的互連點(diǎn)數(shù)大大增加，集成度更高，外部連接點(diǎn)數(shù)也更少，從而提高了IC 芯片的工作穩(wěn)定性【3】。

2.2 裸片堆疊和封裝堆疊各自的性能特點(diǎn)

疊層式3D 封裝可以通過(guò)兩種方式來(lái)實(shí)現(xiàn)，這兩種方式各有其優(yōu)缺點(diǎn)。一種是裸片堆疊，采用該方式可以保持封裝體面積的大小，在高度上進(jìn)行延拓，而高度（厚度）的增加很小。另一種方式是封裝堆疊，目前這種封裝已有多種形式，它能堆疊不同廠商的數(shù)/模混合IC的裸片，甚至可以在封裝工藝實(shí)施前進(jìn)行檢測(cè)和預(yù)燒。

2.3 疊層式3D封裝體的散熱問(wèn)題

由于3D封裝是在一個(gè)較小的封裝體內(nèi)堆疊多層IC 芯片，所以3D 封裝的散熱問(wèn)題尤為突出。如果不解決散熱問(wèn)題，將使封裝體內(nèi)溫度過(guò)高，影響封裝體內(nèi)IC 芯片的穩(wěn)定性，嚴(yán)重時(shí)甚至?xí)龎男酒Ｈ欢?D 封裝方式與傳統(tǒng)封裝方式不同，3D 封裝只對(duì)其表面進(jìn)行散熱無(wú)法取得令人滿意的效果，因而只能在封裝體表面采用強(qiáng)力風(fēng)冷或液體冷卻，或者采用熱阻值較低的基板。由于封裝體是一個(gè)密封系統(tǒng)，當(dāng)表面散熱和低阻基板仍不能解決散熱問(wèn)題時(shí)，在內(nèi)部芯片基板上合理設(shè)置缺口或通孔，利用氣體對(duì)流的原理（封裝體內(nèi)不為真空時(shí)），將內(nèi)部IC芯片所產(chǎn)生的熱量帶到封裝體的表面，這樣即有利于內(nèi)部芯片的散熱。

3、疊層式3 D 封裝技術(shù)的應(yīng)用前景

3.1 3D封裝在計(jì)算機(jī)內(nèi)存中的應(yīng)用

在計(jì)算機(jī)內(nèi)部由于各種電子元器件的頻率不同，如內(nèi)存和中央微處理器C P U 等故，從工藝和經(jīng)濟(jì)性方面考慮技術(shù)的進(jìn)步在不同的元器件上有所不同，但是有些元器件限制了系統(tǒng)性能的提高。在過(guò)去的幾年里計(jì)算機(jī)的擴(kuò)容成為信息系統(tǒng)的瓶頸問(wèn)題，故CPU 不得不使用倍頻技術(shù)來(lái)適應(yīng)頻率比其低得多的內(nèi)存，但是最近幾年來(lái)研究人員開發(fā)出新型的計(jì)算機(jī)高速緩存，如雙數(shù)據(jù)傳輸速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR SDRAM 和存儲(chǔ)器總線式動(dòng)態(tài)隨機(jī)存儲(chǔ)器R D R A M ，它們比普通同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器S D R A M 的速度至少快2 倍以上，然而這些內(nèi)存的頻率還是不能與強(qiáng)大的CPU 的主頻相比，于是研發(fā)出新一代的DDR SDRAM II 注，它是DDR SDRAM 的新一代產(chǎn)品，通常寫為DDRII， 其工作頻率可達(dá)400 MHz 以上。

3.2 在多媒體存儲(chǔ)卡MMC 上的應(yīng)用

MMC Multi-Media Card 是SanDisk 公司于1997 年首次提出的作為一種通用的存儲(chǔ)卡，該卡重量不足2g， 已被廣泛用于MP3 個(gè)人數(shù)字處理器P D A D S C 和智能手機(jī)等便攜式設(shè)備中，這種卡采用裸片疊層封裝在較小的封裝，體內(nèi)實(shí)現(xiàn)了較大的存儲(chǔ)容量。目前M M C 卡的容量已經(jīng)突破1GB ，且不同容量的卡大小相同，這說(shuō)明用裸片疊片3D 封裝的MMC 在封裝尺寸上的增加微乎其微。芯片與基板間采用傳統(tǒng)的引線鍵合方式較容易實(shí)現(xiàn)預(yù)定的工藝方案，然而采用裸片堆疊技術(shù)在卡體大小幾乎不變的條件下，將這種卡的容量翻倍，不但實(shí)現(xiàn)較小的封裝體內(nèi)有較大的存儲(chǔ)容量，而且芯片運(yùn)行頻率得以提高從而加快了I/O 數(shù)據(jù)的存儲(chǔ)速度。

結(jié)束語(yǔ)

3D疊層封裝封裝的電子產(chǎn)品密度更高、功能更多、速度更快、性能更好、可靠性更高、成本更低。隨著大量電子產(chǎn)品向小型化、輕量化發(fā)展，隨著技術(shù)的進(jìn)步及成本的降低，相信芯片疊層封裝工藝技術(shù)將得到更為廣泛的應(yīng)用。

【參考文獻(xiàn)】：

[1]BIOH K.EMC.3D聯(lián)盟瞄準(zhǔn)經(jīng)濟(jì)的-IsV互連[J].集成電路應(yīng)用，2007，19（5）：47-48.

[2]TOMITA Y，MOBIFUJI T，ANDO T，et a1.Advanced p酏klIgiJ晤technologies on 3D stacked LSI utilizing the microinterconnecfions and the layered microthin encapsulation[c]∥51山Electronic Components andTech Conf.Orlando，USA，2001：353—360.

[3]HARA K，EPSON S.The optimization of terminal stl"ucture forinterconnections in 3D packaging technology With thmghsiliconvias[c]∥Int Cod on Electronics Packaging.Tokyo，Japan，2005：161·166.