采用FPGA的高頻脈沖測量儀設計

王妍

摘 要：基于FPGA采用脈沖信號參數(shù)測試方法，可實現(xiàn)脈沖信號在幅度、頻率、占空比、上升時間等參數(shù)的測量。利用該系統(tǒng)高速度、高精度的運算能力，實現(xiàn)脈沖信號參數(shù)的高速精密采樣。并和單片機聯(lián)絡互通交換，提高了事后數(shù)據(jù)收集整理運算水平；可大大縮短檢測時間，提高測量精度。樣機實驗證明，本測試系統(tǒng)可靠性好、精度高、誤差率低， 滿足設計要求。

關鍵詞：FPGA 精密測試 脈沖信號

中圖分類號： 文獻標識碼：A 文章編號：1672-3791（2018）10（b）-0018-02

伴隨時代發(fā)展、電子科技對于脈沖信號依賴強度不斷增大，其測量的精度與速度的需要程度也不斷加大，特別對于無線電探測等設備的細微的脈沖信號的測量要求存在諸多新要求[1-4]，現(xiàn)有脈沖信號測量方法只是基于傳統(tǒng)示波器針對脈沖信號檢測試驗，測量結果參數(shù)難以滿足全面、精密測量的需求?；谝陨蠣顩r，采集脈沖信號參數(shù)研發(fā)較高精準程度的檢測儀器有著重要的意義。設計思路主要是以STM32單片機（增強型）為重要支撐，利用該單片機的高性能計算能力，獲取脈沖波動信號的幅度、占空比、額定頻率、上升時間等參數(shù)，實現(xiàn)高速度、高準度的檢測和計量，樣機的測試數(shù)據(jù)達到了設計目的。

1 系統(tǒng)硬件設計

研發(fā)儀器的主要組成是：頻率和幅值調理信號的電源電路、微型單片計算機、上升時間信號和占空比信號調理的電源電路、FPGA、顯示器和脈沖信號發(fā)生器，如圖1所示。

利用FPGA核心的數(shù)百兆赫茲的頻率獲取對脈沖信號頻率、幅值、上升時間、占空比等數(shù)據(jù)的高速采集，并借助與單片機的高速聯(lián)網(wǎng)互通信號傳遞，采用FPGA獲取信息輸入到單片機中去，之后將采集的信息數(shù)據(jù)整理篩選合成，再將測量到的結果顯示在顯示器上。

由于單片機使用是MSP430，其受25MHz的晶體指令然后驅動，指令周期可窄達40ns，這樣就可以實現(xiàn)數(shù)據(jù)的高速處理。

占空比和頻率調理電源電路（如圖2）實際使用TLV3501高強速度對比，主要原理是接收收集波動的脈沖信號，整理成型0～3.3V區(qū)間的方波信號，輸入FPGA之后，然后在閘門時間內(nèi)，針對標準時鐘信號和被測信號讀取處理、檢測計量。再依據(jù)獲取的兩個計數(shù)值，與已知的標準信號的頻率對比，就可以計算出所需求頻率數(shù)值。

為了增加該測試儀敏銳程度和頻率的首尾兩端的極值區(qū)間。這樣就可以計算出所需測試信號的寬度，即我們假設將閘門時間t假定為1s，并規(guī)定由為FPGA提供1MHz的標準時鐘信號，利用測量占空比所需測試信號的高低電平的高頻時鐘脈沖，和高低電平的數(shù)值對比即可以得出結論。

利用單片機輸出的區(qū)間在“10%～90%”范圍的計數(shù)數(shù)值，通過D/A轉換后，嘗試接入TLV3501高速對比，認定為額定的閥值電壓。將額定的閥值電壓與測試的信號電壓對比，獲取兩路方波信號源，整理成形再次輸入FPGA中。根據(jù)所需時間、均勻分隔得出數(shù)值，即能獲取到上升時間，如圖3所示。

依據(jù)圖4首先把FPGA分頻后的矩形脈沖信號（幅度為3.3V）輸入TLV3501，就可以取得矩形脈沖信號（幅度為5V），經(jīng)過THS3091計算、加強集成運算增強放大器對信號的整理和，最后加上50Ω負載，就能獲取到比較準確的矩形脈沖信號。該標準信號的頻率fo是1MHZ，脈寬值tw是100ns，幅度值約在（5±0.1）V左右，上升的時間段應該小于等于30ns。

2 針對脈沖參數(shù)的測量

2.1 頻率的檢測計量

倘若用等精度測量方法[6]測量頻率。需首先設置一個預置閘門，同步計算系統(tǒng)內(nèi)的時鐘和寄存器的閘門數(shù)值。指令啟動真實閘門的一段時間，被測信號和標準信號由計數(shù)器來完成。假設標準信號計數(shù)值是N0，標準信號的頻率是 ，被測信號的計數(shù)值是N，那么所需的頻率可以計算出來：

（1）

2.2 幅值的計算測量

脈沖信號幅度值的檢測可直接使用單片機來完成（見圖1），單片機直接輸入需測試信號，經(jīng)采集后由A/D作為轉換，取得幅值參數(shù)。在采樣時，如果采樣結果比某個閥值低，可以認為是低電平而直接舍去，再把其余的獲取數(shù)據(jù)輸入單片機內(nèi)存儲，最后通過使用冒泡排序方法算出其數(shù)列的中間數(shù)，這就是脈沖信號的最終幅值結果。

2.3 上升時間的測量

上升時間的測量方法，其實是方波高電平的持續(xù)時間與上升時間之間的換轉，還是先通過單片機分別測試在10%和90%之間輸出兩個幅值，通過D/A轉換后，再輸入TLV3501進行高速對比，得到電壓值的兩個閥值數(shù)據(jù)。

然后將閥值的電壓值與需測信號的電壓對比分析，就可以得到如方波A、方波B的2路方波信號，再導入FPGA。當A方波被捕捉到上升沿的時候，計數(shù)器拉升到1；當B方波被捕捉到上升沿的時候，計數(shù)器拉低到0，如此即可得到C方波，然后測量其占空比和周期，就可以得到該波形之高電平寬度。

2.4 占空比的檢測與計量

打開真實閘門的時段時，由FPGA對被測信號進行檢測。若檢測到的信號是高電平，由計數(shù)器A計數(shù)；如果信號是低電平，由計數(shù)器B開始計數(shù)。假設計數(shù)器A的計數(shù)值是NH、計數(shù)器B的計數(shù)值是NL。那么占空比 的計算公式是：

（2）

為減小占空比測量誤差，應該考慮增強時鐘信號的啟動頻率，另外如果只采集一個周期，則檢測結果可能紊亂，會產(chǎn)生不確定性，所以實踐中，應該多次檢測若干個周期，然后取其平均數(shù)盡可能縮小誤差。

3 實驗測試與結論

如表1所示，是對儀器進行性能測試的測試數(shù)據(jù)，涉及頻率、幅值、上升時間和占空比等參數(shù)。由表可見，儀器能夠測量脈沖信號的頻率為5Hz～10MHz，誤差值小于0.01%；幅值為0.1V～10V，誤差值小于0.1%；脈沖上升時間為100～900ns，誤差值小于1%；占空比為1%～90%，誤差值小于0.1%。

由此可見，該測試儀可比較好地完成10Hz～108MHz相關數(shù)據(jù)的測量，而且其最高測試頻率可高達10MHz，同時該儀器的精度高、誤差率低，實驗結果表明樣機各方面性能滿足符合設計需要。

參考文獻

[1] 高曉陽，劉成忠.基于單片機的數(shù)字信號測試分析儀[J].甘肅農(nóng)業(yè)大學學報，2006，41（2）：95-97

[2] 徐文強，任勇峰，文豐.基于FPGA的高速脈沖信號源的設計與實現(xiàn)[J].微計算機信息，2007，23（2）：251-252.

[3] 鄧瀟瀟.基于VC的單發(fā)多收存儲式聲波測井數(shù)據(jù)讀取及顯示[J].儀器儀表用戶，2011，23（11）：13-15.

[4] 謝浪清.高速等精度頻率測量的研究[J].中國科技信息，2006（15）：304-306.

[5] 付永杰，王玉珍，才瀅.高精度無間隙時頻測技術的研究[J].電子測量與儀器學報，2009，23（1）：70-75.

[6] 任勇峰，安榮，李圣昆.基于FPGA的雷達信號處理器測試臺McBSP接口設計[J].計算機與現(xiàn)代化，2009，162（2）：24-26.