集成電路ESD防護淺析

郭昌宏，周金成，李習周，張易勒

(天水華天科技股份有限公司，甘肅 天水 741000)

靜電是一種客觀存在的自然現象，產生的方式多種，如接觸、摩擦、電器間感應等。人體自身的動作或與其他物體的接觸、分離、摩擦或感應等因素，能夠產生幾千伏甚至上萬伏的靜電。

兩個電勢不同的物體相接觸會造成電荷在兩個物體間的轉移，直到二者電勢相等，電荷分配完畢。當帶有電荷的半導體器件上電的一剎那，電荷泄放通路形成瞬間高脈沖形成導電通路，器件引腳所吸收的高能脈沖損傷芯片。

1 電子行業的困擾

隨著我國電子產業的迅速發展和技術水平不斷提高，高分子材料、大規模IC、微電子器件廣泛應用于各領域及電子產品中，靜電放電（Electrostatic Discharge，ESD）造成的損傷給企業造成了重大的危害。因此，靜電防護技術受到企業的普遍重視。ESD是造成所有電子元器件或IC系統過度電應力破壞的主要元兇。因為靜電通常瞬間釋放的電壓非常高（超過幾千伏），這種損傷是毀滅性和永久性的，會造成電路直接燒毀。所以預防靜電損傷是所有IC設計和制造的頭號難題。ESD現象存在集成電路芯片的制造、運輸、使用過程中，芯片的外部環境或者內部結構積累一定量的電荷，這些積累的電荷會瞬間通過芯片的管腳進入集成電路內部，在集成電路內部的電流峰值可達到數安培，這個瞬態大電流足以將芯片燒毀，如圖1所示。

圖1 集成電路內部ESD失效SEM圖像

1.1 ESD對IC的放電方式

根據ESD產生的機理及其對IC放電的不同方式，通常將靜電放電分為三類模型。

1.1.1 人體模型

人體模型（Human Body Model，HBM)是目前最常見的模型，也是在產品的可靠性檢驗中一定要通過的檢測項目。人體模型是指因人體上已積累了靜電后接觸芯片，靜電會瞬間從芯片的某個端口進入芯片內部，再經由芯片的另一端口泄放至地，此放電會在幾百納秒的時間內產生數安培的瞬間電流，把芯片內的器件燒毀。一般人體模型ESD的防護級為2～4 kV。

1.1.2 機器模型（Machine Model，MM)

機器模型（Machine Model，MM)是當積累在機器金屬臂上的靜電接觸芯片時有可能通過芯片的管腳瞬間泄放靜電電流。機器放電模式的等效放電電阻（Resd）為 0 Ω，但其等效電容（Cesd）為200 pF。由于機器放電模式的等效電阻小，故其放電的過程更短，能在幾納秒到幾十納秒間產生數安培的瞬態電流。目前，機器模型及其測試標準由日本制定。

1.1.3 器件充電模型

器件充電模型（Charged Device Model，CDM)是芯片本身積累靜電荷，當芯片管腳與地表接觸的瞬間，芯片內部的靜電會經管腳向外泄放電流。該模式放電的時間僅在幾納秒之內。芯片內部的靜電會因芯片器件本身對地的等效電容而變，芯片擺放的角度以及芯片所用的封裝形式都會造成不同的等效電容。

一般集成電路中ESD的規格如表1所示（“OK”為最低的要求）。

表1 ESD規格表

1.2 +ESD對集成電路損傷的表現

靜電對IC的損傷主要表現為：芯片內熱二次擊穿、金屬噴鍍熔融、介質擊穿、表面擊穿、體積擊穿、功能故障等。表面擊穿損傷如圖2所示。

圖2 表面擊穿示意圖

靜電放電是電子產品質量最大的潛在殺手，靜電防護也成為電子產品質量控制的重要內容。ESD損傷的成本在每個進程級，增加10倍，如圖3所示。

圖3 靜電損傷成本示意圖

集成電路制造技術已進入納米時代，隨著集成電路尺寸的減小，ESD問題越來越成為集成電路中最主要的可靠性問題。而國內外品牌手機使用時穩定性的差異也基本上反映了他們在靜電防護及產品的防靜電設計上的差異。

2 集成電路中ESD問題的解決途徑

ESD保護一般通過兩種途徑來實現，第一種方法是避免ESD的發生；第二種方法則是通過芯片內或芯片外集成內部保護電路或專用ESD保護器件，從而避免ESD發生后將被保護器件損壞。

2.1 避免ESD的措施

靜電放電防護電路是IC上專門用來做靜電放電防護用的特殊電路，提供ESD電流泄放路徑，以免ESD放電時電流流入IC內部電路而造成損傷。

2.1.1 接地

接地是避免ESD最基本也是最有效的方法。接地可為靜電沖擊提供良好的泄放通道，使帶電體上積聚的靜電荷得以順利泄出，迅速導入地面，避免對敏感元件的放電，接地電阻應＜10 Ω。將工作環境中的人員、設備通過不同的地線接地，該區域中的操作臺面應該接地良好。靜電接地適用于導靜電材料和靜電耗散材料，如膠皮接地。

2.1.2 濕度控制

濕度是影響靜電電荷積累的重要因素。增加環境濕度可提高非導體材料的表面電導率，使物體表面不易聚積靜電。在靜電危險場所，在工藝條件許可時，可以安裝空調設備、噴霧器以提高空氣的相對濕度消除靜電。為使靜電達到最佳的控制效果，必須使濕度保持在60%～70%以上。在允許的情況下濕度以不低于50%為宜。適當增加濕度可降低ESD電壓，具體濕度如2表所示。

表2 操作人員工作時產生靜電的典型數據kV

2.1.3 防靜電腕帶直接接觸集成元器件的人員均應配戴防靜電腕帶，防靜電腕帶應與人體皮膚有良好接觸，防靜電腕帶可以將人體上的靜電釋放掉。

2.1.4 包圍隔離、靜電屏蔽

為了防止靜電電荷進入敏感電子器件造成損傷，需要用抗靜電材料包裝，并用靜電屏蔽袋作為保護。一切貯存、周轉集成元器件的容器（元器件袋、轉運箱、印制板架、元器件存放盒等）應具備靜電防護性能。倉庫的存放架也應接地，以免聚集大量靜電損壞集成元器件。而在靜電敏感區域工作的人員，則還需要穿著靜電服。靜電屏蔽適用于高壓電源的靜電屏蔽、某些對靜電極敏感電路的屏蔽，從而避免靜電場對ESDS器件和ESDS組件的感應和靜電放電產生的寬頻帶干擾。

2.1.5 靜電中和

靜電中和是利用外界因素將空氣電離，利用異性電荷相吸的原理，異號電荷與靜電源上的電荷中和，同號電荷導向大地，從而消除靜電源上積累的靜電。離子中和絕緣體往往是易產生靜電的，對絕緣體靜電的消除，用接地方法是無效的，通常采用的方法是離子中和，即在工作環境中使用離子風機，離子氣槍。

2.2 設計ESD保護器件

避免ESD的措施一般應用于產品交付客戶之前，對于終端用戶顯然不合適。因此，需要在電子產品的設計時加上ESD防護單元，這個防護單元可以在芯片外加上專用ESD防護器件，也可以在芯片內部加上ESD防護單元。

2.2.1 芯片內部ESD防護

ESD防護設計的關鍵在于在芯片內部電路的I/O端口集成片上（on-Chip)ESD防護單元。芯片內部ESD防護就是在芯片里集成ESD防護單元，當靜電信號到來的時候保護內部電路免遭破壞，相比于芯片外ESD防護電路，其可直接顯著增強ESD防護能力，節省板級空間，減少系統成本并降低設計與布線的復雜度。最經濟有效的方法是合理設計芯片上ESD防護單元，這個單元必須能夠有效地保護內部電路抵御ESD沖擊。

人體放電模型的ESD來自外界，所以ESD防護電路都是做在引線PAD的旁邊。在輸出PAD，其輸出極大尺寸的PMOS及NMOS元件本身可當作ESD防護元件來用。輸入PAD，因CMOS電路的輸入PAD一般都是連接到MOS元件的柵極（gate），柵極氧化層容易被ESD所擊穿，因此在輸入極的旁邊會做一組ESD防護電路來保護輸入級的元件。在VDD pad與VSS pad的旁邊也要做ESD防護電路，因為VDD與VSS腳之間也可能遭受ESD的放電。ESD防護電路的安排必須全方位地考慮到ESD測試的各種組合。ESD防護網絡如圖4所示。

圖4 全芯片ESD防護網絡

2.2.2 ESD防護電路

ESD防護電路是為了防護ESD而加入，在IC正常工作情形下，該ESD防護電路不起作用。因此加入ESD防護電路時，要提供有效快速的ESD放電回路，抗靜電結構自身也不能被損壞。當電路在正常工作時，抗靜電結構是不工作的，其負作用（例如輸入延遲）必須在可以接受的范圍內盡可能地小，應防止ESD結構部分發生閂鎖。芯片內部ESD防護電路如圖5所示。

圖5 芯片內部ESD防護電路圖

2.2 芯片外ESD防護

由于芯片上ESD保護電路能力有限，為了保證整個系統有較好的ESD防護能力，外部ESD保護器件是必不可少的。芯片外ESD保護器件常見的有陶瓷電容、齊納二極管、肖特基二極管、MLV(Multi-Layer Varistor，多層變阻器）和 TVS(Transient Voltage Suppresser瞬態電壓抑制器）。無ESD保護的芯片如圖6所示，有ESD保護的芯片如圖7所示。

圖6 無ESD保護芯片圖

圖7 有ESD保護芯片圖

2.2.1 陶瓷電容

在大功率、高壓領域使用的高壓陶瓷電容器，具有小型、高耐壓和頻率特性好等特點。隨著材料、電極和制造技術的進步，高壓陶瓷電容器的發展有了長足的進展，并取得廣泛應用。高壓陶瓷電容器已成為大功率高壓電子產品不可缺少的元件之一。

目前，最先進的陶瓷電容的ESD保護能力是傳統產品的3倍，CeraPad陶瓷基板的ESD保護能力可達25 kV。

2.2.2 肖特基二極管

MLV（多層變阻器）是一種基于ZnO壓敏陶瓷材料，其工作原理是利用壓敏電阻的非線性特性，當過電壓出現在壓敏電阻的兩端時，壓敏電阻可以將電壓鉗位到一個相對固定的電壓值，從而實現對后級電路的保護。MLV的內部結構如圖8所示。

圖8 MLV的內部結構示意圖

2.2.3 TVS

TVS(Transient Voltage Suppresser瞬態電壓抑制器）通常并聯于被保護電路，當瞬態電壓超過電路正常工作電壓時，二極管發生雪崩，為瞬態電流提供通路，使內部電路免遭超額電壓的擊穿或超額電流的過熱燒毀。TVS的內部結構如圖9所示。

圖9 TVS的內部結構示意圖

2.2.4 PCB布線

PCB布線是ESD防護的一個關鍵要素，PCB設計中，采用瞬態電壓抑制器（TVS)二極管來抑制因ESD放電產生的直接電荷注入，PCB設計中更重要的是克服放電電流產生的電磁干擾（EMI）電磁場效應。需注意電路環路、電路連線長度、低電荷注入，避免在PCB邊緣安排重要的信號線，如時鐘和復位信號等，將PCB上未使用部分設置為接地。

3 結束語

ESD是一個“看似很小的大問題”，一個產品ESD防護的好壞直接影響到該產品的良品率和壽命。從目前情況看，芯片上集成電路ESD防護電路的難度相當大；工藝的進步使集成電路柵極氧化層越來越薄，集成電路自身的ESD防護能力降低，先進工藝使傳統的芯片上ESD防護措施效果減弱。芯片上ESD防護單元的設計，對電子產品抗擊ESD傷害有著至關重要的作用，是提高集成電路自身抗靜電的有效方法。

[1] 朱旭強.集成電路片上ESD防護器件的設計與分析[D].成都：電子科技大學，2011.

[2] 苗萌.ESD防護設計的若干問題研究[D].杭州：浙江大學，2012.

[3] 李明亮.集成電路典型工藝下I/O電路及片上ESD防護設計研究[D].杭州：浙江大學，2011.