集成電路的ESD防護關鍵技術

文/李文學

1 集成電路ESD防護電路設計原則

在集成電路正常工作的過程中，ESD防護電路處于關閉狀態，不會發生ESD現象，這主要是由于ESD防護電路器件存在一定的觸發電壓。在集成電路觸發不當情況下會導致發生ESD現象。ESD事件發生后應該將保護器件快速打開，如果保護電路沒有能夠及時打開，很可能造成核心電路的損毀。同時在進行ESD防護設計時，應該充分考慮防護的等級要求，保證集成電路的核心不能夠被損毀；除此之外在發生ESD情況下，應該確保所有的保護器件均處于關閉狀態，否則受到ESD事件影響，容易導致器件處于被禁止的閂鎖狀態，造成集成電路中的核心電路出現重大故障。

2 ESD失效模式與失效機理

2.1 ESD失效模式

ESD失效包括兩個模式，分別為突發性的完全失效模式和潛在性的失效模式。突發性的完全失效模式主要是指集成電路中器件性能出現惡化，進而導致集成電路在工作過程中幾個參數同時發生失效，造成集成電路運行故障，對器件造成不同程度的損害。突發性完全失效模式主要的表現形式為，由于集成電路短路或者開路導致電參數發生比較嚴重的漂移現象。ESD潛在性失效模式主要是指在集成電路工作過程中，部分器件之間形成了ESD回路，并且同時具有較低的靜電勢以及帶電體電量。ESD放電時通過器件的電流相對比較小雖然較小的靜電電流也會造成突發性失效，但是在潛在性失效模式下對集成電路器件產生的損害不大，主要是以微損傷為主。同時，隨著放電次數的逐漸增多會導致這種微損傷逐漸積累，進而對集成電路器件損害越來越大，在很大程度上降低了閥值的電壓，同時對器件的電參數產生了不利影響。除此之外還會對集成電路電子器件的抗靜電能力以及使用可靠性造成不良影響。

圖1：LSCR剖面圖

2.2 ESD失效機理分析

在硅熔化方面，由于靜電放電過程中所產生的電流會產生熱量，促使溫度功耗快速上升，進而導致硅表面會出現融化現象。在硅表面融化過程中，會造成電路的電阻大幅降低，通常情況下電阻可以降低30倍左右，進而促使更多的電流通過融化區域，導致出現第二次熱失控現象。同時在該過程中漏電電流會沿著熔化電路進行再分配，在漏電電流以及電壓比較高的情況下，容易對集成電路中結點晶格構造損害，情況嚴重的甚至可以造成集成電路的全部短路。在電荷注入情況方面，由于在靜電放電的過程中會導致產生結點的反向偏置，進而容易引發雪崩擊穿現象，對部分載流子中的能量進行有效補充，促使氧化層可以突破勢壘限制，進入到硅能量勢壘中，引起硅表面閥值電壓產生漂移，對場效應晶體管VT的結果數據造成了嚴重影響，同時在該過程中，二極管的擊穿電壓以及雙極性晶體管的擊穿電壓也會受到干擾。此外還會引起氧化層的開裂，ESD在經典放電過程中所產生的電流可以有效感應到電壓，促使電場強度不斷增加，最高超過氧化層中介質的電場強度，導致氧化層斷裂現象的發生。氧化層斷裂現象也是導致MOS器件氧化層發生破裂的主要原因之一，需要引起重視。

3 ESD防護技術

3.1 基于SCR的防護技術

SCR防護技術主要采用的是晶閘管，圖1為雙阱工藝中橫向可控硅的剖面圖。從中可以看到在N型阱以及P型阱中分別存在一個N+注入區域和P+注入區域，在N型阱的N+和P+注入與陽極端口相連，在P型阱的N+和P+與陰極端口相連。通過對SCR晶閘管的結構進行分析可以得出，SCR防護技術應用過程中具體包括兩種電阻以及兩個寄生三極管。在進行ESD防護時，可控硅晶閘管作為兩端器件連接于集成電路中，其陽極與N-well進行連接，其陰極與P-well進行連接。然后將晶閘管與集成電路中雙極型晶體管中的Pn進行連接，便可以通過對可控硅閘管進行觸發來起到有效的ESD防護功能。

3.2 基于安全芯片的防護技術

為了有效避免ESD現象對于集成電路造成的重大損害，提高對集成電路ESD的防護水平，通常情況下會在PAD周邊設置ESD防護電路，這種方式雖然在一定程度上提高了ESD防護能力，但是并沒有解決集成電路內部電路的受損問題，所以有必要采用安全芯片防護技術。在安全芯片防護技術中需要采用Power Clamp，將防護電路劃分為靜態電路和動態電路。通過靜態防護電路保障集成電路穩定的電流特性，設置固定的觸發電壓，如果源電壓超過觸發電壓，靜態防護電路就會被導通，從而有效釋放靜電電流，基于防護器件二極管觸發SCR電路，起到有效的ESD防護效果。