組合邏輯電路設計的學習方法探討與實踐

鄭鑫

【摘 要】在組合邏輯電路設計的學習過程中，善于總結電路設計題目的特點和規律，有助于對所學知識的綜合應用，從而加深對知識的理解和聯系，對學習者思維擴展和興趣培養都會起到積極的作用。

【關鍵詞】三人多數表決器 電路設計 Multisim10仿真

在組合邏輯電路設計的學習環節中，將學習過程中接觸到的電路設計題目通過整理分析，不難發現有這樣的兩個特點，其一，對于同一題目電路的設計，可采用基本邏輯門、譯碼器、數據選擇器、加法器等不同的設計方案。學習者通過多種設計方案的整理和分析，可加強對電路的理解，掌握更多的設計思路，這些設計思路將所學知識聯系起來，通過以點到面的學習方式達到系統掌握知識的目的。其二，對于不同題目的電路設計，可采用相同設計方案。如果不同題目根據其電路功能寫出來的真值表相同，就意味著可以采用相同的電路來完成其功能，通過把這種類型的設計題目搜集和歸類，可以節省大量的電路設計時間，對學生學習效率的提高和知識的綜合應用都會起到很大作用。

本文以三人多數表決器電路設計為例，從兩方面探討和總結了電路設計題目的特點，希望學習者能夠借鑒這種學習方法，達到綜合掌握知識的目的。

1 三人多數表決器電路設計舉例

假設題目要求設計一個三人表決器電路[1]，當表決某個提案時，多數人同意，則提案通過，少數人同意時，提案被否決。

由組合邏輯電路設計步驟[2]，首先定義變量，設三個人分別用A、B、C表示，同意提案時用1表示，否則用0表示，提案表決結果用Y表示，Y為1表示提案表決通過，Y為0則不通過。其次，寫真值表，根據上述定義，把題目設計要求的文字信息轉化為數字信息的真值表，具體見表1所示。最后， 由表1所示真值表得到邏輯函數表達式為：

表1 三人表決器真值表

輸入 輸出

A B C Y

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

2 “一題多解法”在電路設計中的應用

所謂“一題多解法”是指在設計同一個電路時，采用不同的設計方法。由于數字電路是用0、1代碼表示特定含義的電路設計，任何題目在設計是都要把文字信息轉換為數字信息，即用真值表的數字信息來體現電路的功能。根據這個特點在電路設計時，我們除采用傳統的用與或非實現電路設計外，還可以采用各種中規模集成塊來實現電路設計，只要設計出來的電路經過測試，得到的真值表和題目要求的真值表相同，那么就可以實現題目的要求。這種采用不同思路設計電路的做法，對學生思維擴展和知識綜合應用方面起到了積極的作用。下面以三人多數表決器電路設計為例，介紹不同設計思路在電路設計中的應用[3]。

2.1采用基本邏輯門設計

在采用組合邏輯電路現實時，根據表達式（2）的特點，采用1個異或門、一個或門和兩個與門就可完成電路搭建和測試，具體設計電路如圖1所示，筆者用Multisim10仿真軟件進行測試[4]，其結果完全和表1相同，達到了三人多數表決器的設計要求。

圖1 基本邏輯門實現三人表決器功能仿真界面

2.2采用譯碼器設計

譯碼器74LS138是根據三個地址輸入端的輸入情況，在同一時刻輸出其中一個Yi，譯碼器是組合邏輯電路設計中很重要的一個中規模集成電路，根據74LS138的工作原理，我們將表達式（1）化為：

由表達式（3）和譯碼器工作原理可設計出圖2所示電路，經測試結果與表1數據一致，由此可見采用譯碼器也能實現三人表決器的功能。

圖2 譯碼器實現三人表決器功能仿真界面

2.3 采用數據選擇器設計

數據選擇器是根據地址碼的特點，從多路輸入數據中選擇其中一路輸出的中規模集成器件。當邏輯函數的變量個數和數據選擇器的地址輸入變量個數相同時，將變量和地址碼對應連接，就可以用數據選擇器實現邏輯函數的功能。

根據上述工作原理，將八選一數據選擇器74LS151的D3、D5、D6、D7接高電平，D0、D1、D2、D4接低電平，控制端G接低電平，按圖3所示連接，即可實現三人多數表決器功能。經筆者用Multisim10仿真軟件進行測試，其結果和表1相同，因此，采用數據選擇器同樣可以三人表決器的功能。

圖3 數據選擇器實現三人表決器功能仿真界面

2.4采用全加器設計

由于一位二進制全加器的進位輸出端Ci=∑m（3，5，6，7），與三人表決器的真值表中Y的輸出完全一樣，所以只需將A、B、C對應接到全加器集成塊CT74HC183的Ai、Bi、Ci-1端，輸出Y接到Ci端，即可用全加器實現三人表決器的功能，采用全加器實現三人表決器功能非常簡單，此處不再論述。

3 “多題一解法”在電路設計中的應用

“多題一解法”是指不同功能的電路設計題目，可采用同一個電路來實現。在電路設計過程中，只要設計題目真值表相同，其設計出的電路也就相同。學習者如果善于總結這種規律，當再次遇到真值表相同的設計題目時就可以直接使用原來的電路，這樣可以節省大量的電路設計時間，從而提高學習效率。

通過筆者的搜集和歸類，發現許多不同功能的電路設計題目，都可使用相同電路來實現其功能。例如，題目要求設計一個火災報警系統，設有煙感、溫感和紫外光感三種不同類型的火災探測器，為了防止誤報警，只有當兩種或三種探測去發出探測信號時，報警系統才會產生報警信號。

假設煙感、溫感和紫外光感三種火災探測器分別用個A、B、C表示，發出探測信號時用1表示，否則用0表示，報警信號用Y表示，其中Y為1表示有報警，Y為0表示沒有火災報警。

在此定義下的得到該報警系統的真值表和表1完全一樣，這也意味著火災報警系統的電路設計和三人多數表決器一樣，可使用相同的電路來完成其功能，當然也可采用上述所講的四種方案來實現報警系統的功能。由此看來把不同類型、不同功能的電路設計題目進行歸納和總結，對比各電路真值表的特征，就可以將具有相同真值表的設計題目歸為一類。這樣的學習方法既提高了學習效率，又增強了學習興趣，最終達到了深入理解知識，靈活應用知識的目的。

4 結論

通過“一題多解”和“多題一解”學習方法的總結和歸類，一方面可以讓學生以點學面，把所學知識系統的聯系起來，通過各知識點的相互滲透，達到全面理解知識的目的。另一方面，可以為學習者節約大量的電路設計時間，對學生電路設計思想和興趣的培養方面都會起到積極的作用。

【參考文獻】

[1] 楊志忠.數字電子技術[M].北京：高等教育出版社，2008.

[2] 丁業兵，譚學琴，等.基于 Multisim 的組合邏輯電路設計與仿真[J].價值工程，2013，6（8）63-64.

[3] 王毓銀.數字電路邏輯設計[M].北京：高等教育出版社，2002.

[4] 馬敬敏.基本RS觸發器工作狀態的Multisim仿真[J].電子設計工程，2011，19（17）：24-26.endprint

【摘 要】在組合邏輯電路設計的學習過程中，善于總結電路設計題目的特點和規律，有助于對所學知識的綜合應用，從而加深對知識的理解和聯系，對學習者思維擴展和興趣培養都會起到積極的作用。

【關鍵詞】三人多數表決器 電路設計 Multisim10仿真

在組合邏輯電路設計的學習環節中，將學習過程中接觸到的電路設計題目通過整理分析，不難發現有這樣的兩個特點，其一，對于同一題目電路的設計，可采用基本邏輯門、譯碼器、數據選擇器、加法器等不同的設計方案。學習者通過多種設計方案的整理和分析，可加強對電路的理解，掌握更多的設計思路，這些設計思路將所學知識聯系起來，通過以點到面的學習方式達到系統掌握知識的目的。其二，對于不同題目的電路設計，可采用相同設計方案。如果不同題目根據其電路功能寫出來的真值表相同，就意味著可以采用相同的電路來完成其功能，通過把這種類型的設計題目搜集和歸類，可以節省大量的電路設計時間，對學生學習效率的提高和知識的綜合應用都會起到很大作用。

本文以三人多數表決器電路設計為例，從兩方面探討和總結了電路設計題目的特點，希望學習者能夠借鑒這種學習方法，達到綜合掌握知識的目的。

1 三人多數表決器電路設計舉例

假設題目要求設計一個三人表決器電路[1]，當表決某個提案時，多數人同意，則提案通過，少數人同意時，提案被否決。

由組合邏輯電路設計步驟[2]，首先定義變量，設三個人分別用A、B、C表示，同意提案時用1表示，否則用0表示，提案表決結果用Y表示，Y為1表示提案表決通過，Y為0則不通過。其次，寫真值表，根據上述定義，把題目設計要求的文字信息轉化為數字信息的真值表，具體見表1所示。最后， 由表1所示真值表得到邏輯函數表達式為：

表1 三人表決器真值表

輸入 輸出

A B C Y

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

2 “一題多解法”在電路設計中的應用

所謂“一題多解法”是指在設計同一個電路時，采用不同的設計方法。由于數字電路是用0、1代碼表示特定含義的電路設計，任何題目在設計是都要把文字信息轉換為數字信息，即用真值表的數字信息來體現電路的功能。根據這個特點在電路設計時，我們除采用傳統的用與或非實現電路設計外，還可以采用各種中規模集成塊來實現電路設計，只要設計出來的電路經過測試，得到的真值表和題目要求的真值表相同，那么就可以實現題目的要求。這種采用不同思路設計電路的做法，對學生思維擴展和知識綜合應用方面起到了積極的作用。下面以三人多數表決器電路設計為例，介紹不同設計思路在電路設計中的應用[3]。

2.1采用基本邏輯門設計

在采用組合邏輯電路現實時，根據表達式（2）的特點，采用1個異或門、一個或門和兩個與門就可完成電路搭建和測試，具體設計電路如圖1所示，筆者用Multisim10仿真軟件進行測試[4]，其結果完全和表1相同，達到了三人多數表決器的設計要求。

圖1 基本邏輯門實現三人表決器功能仿真界面

2.2采用譯碼器設計

譯碼器74LS138是根據三個地址輸入端的輸入情況，在同一時刻輸出其中一個Yi，譯碼器是組合邏輯電路設計中很重要的一個中規模集成電路，根據74LS138的工作原理，我們將表達式（1）化為：

由表達式（3）和譯碼器工作原理可設計出圖2所示電路，經測試結果與表1數據一致，由此可見采用譯碼器也能實現三人表決器的功能。

圖2 譯碼器實現三人表決器功能仿真界面

2.3 采用數據選擇器設計

數據選擇器是根據地址碼的特點，從多路輸入數據中選擇其中一路輸出的中規模集成器件。當邏輯函數的變量個數和數據選擇器的地址輸入變量個數相同時，將變量和地址碼對應連接，就可以用數據選擇器實現邏輯函數的功能。

根據上述工作原理，將八選一數據選擇器74LS151的D3、D5、D6、D7接高電平，D0、D1、D2、D4接低電平，控制端G接低電平，按圖3所示連接，即可實現三人多數表決器功能。經筆者用Multisim10仿真軟件進行測試，其結果和表1相同，因此，采用數據選擇器同樣可以三人表決器的功能。

圖3 數據選擇器實現三人表決器功能仿真界面

2.4采用全加器設計

由于一位二進制全加器的進位輸出端Ci=∑m（3，5，6，7），與三人表決器的真值表中Y的輸出完全一樣，所以只需將A、B、C對應接到全加器集成塊CT74HC183的Ai、Bi、Ci-1端，輸出Y接到Ci端，即可用全加器實現三人表決器的功能，采用全加器實現三人表決器功能非常簡單，此處不再論述。

3 “多題一解法”在電路設計中的應用

“多題一解法”是指不同功能的電路設計題目，可采用同一個電路來實現。在電路設計過程中，只要設計題目真值表相同，其設計出的電路也就相同。學習者如果善于總結這種規律，當再次遇到真值表相同的設計題目時就可以直接使用原來的電路，這樣可以節省大量的電路設計時間，從而提高學習效率。

通過筆者的搜集和歸類，發現許多不同功能的電路設計題目，都可使用相同電路來實現其功能。例如，題目要求設計一個火災報警系統，設有煙感、溫感和紫外光感三種不同類型的火災探測器，為了防止誤報警，只有當兩種或三種探測去發出探測信號時，報警系統才會產生報警信號。

假設煙感、溫感和紫外光感三種火災探測器分別用個A、B、C表示，發出探測信號時用1表示，否則用0表示，報警信號用Y表示，其中Y為1表示有報警，Y為0表示沒有火災報警。

在此定義下的得到該報警系統的真值表和表1完全一樣，這也意味著火災報警系統的電路設計和三人多數表決器一樣，可使用相同的電路來完成其功能，當然也可采用上述所講的四種方案來實現報警系統的功能。由此看來把不同類型、不同功能的電路設計題目進行歸納和總結，對比各電路真值表的特征，就可以將具有相同真值表的設計題目歸為一類。這樣的學習方法既提高了學習效率，又增強了學習興趣，最終達到了深入理解知識，靈活應用知識的目的。

4 結論

通過“一題多解”和“多題一解”學習方法的總結和歸類，一方面可以讓學生以點學面，把所學知識系統的聯系起來，通過各知識點的相互滲透，達到全面理解知識的目的。另一方面，可以為學習者節約大量的電路設計時間，對學生電路設計思想和興趣的培養方面都會起到積極的作用。

【參考文獻】

[1] 楊志忠.數字電子技術[M].北京：高等教育出版社，2008.

[2] 丁業兵，譚學琴，等.基于 Multisim 的組合邏輯電路設計與仿真[J].價值工程，2013，6（8）63-64.

[3] 王毓銀.數字電路邏輯設計[M].北京：高等教育出版社，2002.

[4] 馬敬敏.基本RS觸發器工作狀態的Multisim仿真[J].電子設計工程，2011，19（17）：24-26.endprint

【摘 要】在組合邏輯電路設計的學習過程中，善于總結電路設計題目的特點和規律，有助于對所學知識的綜合應用，從而加深對知識的理解和聯系，對學習者思維擴展和興趣培養都會起到積極的作用。

【關鍵詞】三人多數表決器 電路設計 Multisim10仿真

在組合邏輯電路設計的學習環節中，將學習過程中接觸到的電路設計題目通過整理分析，不難發現有這樣的兩個特點，其一，對于同一題目電路的設計，可采用基本邏輯門、譯碼器、數據選擇器、加法器等不同的設計方案。學習者通過多種設計方案的整理和分析，可加強對電路的理解，掌握更多的設計思路，這些設計思路將所學知識聯系起來，通過以點到面的學習方式達到系統掌握知識的目的。其二，對于不同題目的電路設計，可采用相同設計方案。如果不同題目根據其電路功能寫出來的真值表相同，就意味著可以采用相同的電路來完成其功能，通過把這種類型的設計題目搜集和歸類，可以節省大量的電路設計時間，對學生學習效率的提高和知識的綜合應用都會起到很大作用。

本文以三人多數表決器電路設計為例，從兩方面探討和總結了電路設計題目的特點，希望學習者能夠借鑒這種學習方法，達到綜合掌握知識的目的。

1 三人多數表決器電路設計舉例

假設題目要求設計一個三人表決器電路[1]，當表決某個提案時，多數人同意，則提案通過，少數人同意時，提案被否決。

由組合邏輯電路設計步驟[2]，首先定義變量，設三個人分別用A、B、C表示，同意提案時用1表示，否則用0表示，提案表決結果用Y表示，Y為1表示提案表決通過，Y為0則不通過。其次，寫真值表，根據上述定義，把題目設計要求的文字信息轉化為數字信息的真值表，具體見表1所示。最后， 由表1所示真值表得到邏輯函數表達式為：

表1 三人表決器真值表

輸入 輸出

A B C Y

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

2 “一題多解法”在電路設計中的應用

所謂“一題多解法”是指在設計同一個電路時，采用不同的設計方法。由于數字電路是用0、1代碼表示特定含義的電路設計，任何題目在設計是都要把文字信息轉換為數字信息，即用真值表的數字信息來體現電路的功能。根據這個特點在電路設計時，我們除采用傳統的用與或非實現電路設計外，還可以采用各種中規模集成塊來實現電路設計，只要設計出來的電路經過測試，得到的真值表和題目要求的真值表相同，那么就可以實現題目的要求。這種采用不同思路設計電路的做法，對學生思維擴展和知識綜合應用方面起到了積極的作用。下面以三人多數表決器電路設計為例，介紹不同設計思路在電路設計中的應用[3]。

2.1采用基本邏輯門設計

在采用組合邏輯電路現實時，根據表達式（2）的特點，采用1個異或門、一個或門和兩個與門就可完成電路搭建和測試，具體設計電路如圖1所示，筆者用Multisim10仿真軟件進行測試[4]，其結果完全和表1相同，達到了三人多數表決器的設計要求。

圖1 基本邏輯門實現三人表決器功能仿真界面

2.2采用譯碼器設計

譯碼器74LS138是根據三個地址輸入端的輸入情況，在同一時刻輸出其中一個Yi，譯碼器是組合邏輯電路設計中很重要的一個中規模集成電路，根據74LS138的工作原理，我們將表達式（1）化為：

由表達式（3）和譯碼器工作原理可設計出圖2所示電路，經測試結果與表1數據一致，由此可見采用譯碼器也能實現三人表決器的功能。

圖2 譯碼器實現三人表決器功能仿真界面

2.3 采用數據選擇器設計

數據選擇器是根據地址碼的特點，從多路輸入數據中選擇其中一路輸出的中規模集成器件。當邏輯函數的變量個數和數據選擇器的地址輸入變量個數相同時，將變量和地址碼對應連接，就可以用數據選擇器實現邏輯函數的功能。

根據上述工作原理，將八選一數據選擇器74LS151的D3、D5、D6、D7接高電平，D0、D1、D2、D4接低電平，控制端G接低電平，按圖3所示連接，即可實現三人多數表決器功能。經筆者用Multisim10仿真軟件進行測試，其結果和表1相同，因此，采用數據選擇器同樣可以三人表決器的功能。

圖3 數據選擇器實現三人表決器功能仿真界面

2.4采用全加器設計

由于一位二進制全加器的進位輸出端Ci=∑m（3，5，6，7），與三人表決器的真值表中Y的輸出完全一樣，所以只需將A、B、C對應接到全加器集成塊CT74HC183的Ai、Bi、Ci-1端，輸出Y接到Ci端，即可用全加器實現三人表決器的功能，采用全加器實現三人表決器功能非常簡單，此處不再論述。

3 “多題一解法”在電路設計中的應用

“多題一解法”是指不同功能的電路設計題目，可采用同一個電路來實現。在電路設計過程中，只要設計題目真值表相同，其設計出的電路也就相同。學習者如果善于總結這種規律，當再次遇到真值表相同的設計題目時就可以直接使用原來的電路，這樣可以節省大量的電路設計時間，從而提高學習效率。

通過筆者的搜集和歸類，發現許多不同功能的電路設計題目，都可使用相同電路來實現其功能。例如，題目要求設計一個火災報警系統，設有煙感、溫感和紫外光感三種不同類型的火災探測器，為了防止誤報警，只有當兩種或三種探測去發出探測信號時，報警系統才會產生報警信號。

假設煙感、溫感和紫外光感三種火災探測器分別用個A、B、C表示，發出探測信號時用1表示，否則用0表示，報警信號用Y表示，其中Y為1表示有報警，Y為0表示沒有火災報警。

在此定義下的得到該報警系統的真值表和表1完全一樣，這也意味著火災報警系統的電路設計和三人多數表決器一樣，可使用相同的電路來完成其功能，當然也可采用上述所講的四種方案來實現報警系統的功能。由此看來把不同類型、不同功能的電路設計題目進行歸納和總結，對比各電路真值表的特征，就可以將具有相同真值表的設計題目歸為一類。這樣的學習方法既提高了學習效率，又增強了學習興趣，最終達到了深入理解知識，靈活應用知識的目的。

4 結論

通過“一題多解”和“多題一解”學習方法的總結和歸類，一方面可以讓學生以點學面，把所學知識系統的聯系起來，通過各知識點的相互滲透，達到全面理解知識的目的。另一方面，可以為學習者節約大量的電路設計時間，對學生電路設計思想和興趣的培養方面都會起到積極的作用。

【參考文獻】

[1] 楊志忠.數字電子技術[M].北京：高等教育出版社，2008.

[2] 丁業兵，譚學琴，等.基于 Multisim 的組合邏輯電路設計與仿真[J].價值工程，2013，6（8）63-64.

[3] 王毓銀.數字電路邏輯設計[M].北京：高等教育出版社，2002.

[4] 馬敬敏.基本RS觸發器工作狀態的Multisim仿真[J].電子設計工程，2011，19（17）：24-26.endprint