一種基于SOC芯片的數(shù)據(jù)采集器系統(tǒng)設(shè)計(jì)

秦沖 鄧道杰

摘要：對航空數(shù)據(jù)采集器進(jìn)行優(yōu)化設(shè)計(jì)，提出一種基于SOC芯片的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成，給出了1394功能模塊、基板模塊和PS電源模塊的設(shè)計(jì)，同時(shí)對比了傳統(tǒng)設(shè)計(jì)的不足和給出本設(shè)計(jì)的優(yōu)點(diǎn)。經(jīng)試驗(yàn)驗(yàn)證表明，該系統(tǒng)能夠滿足實(shí)時(shí)性要求，穩(wěn)定性良好，可靠性較高。

關(guān)鍵詞：數(shù)據(jù)采集器 SOC芯片 CAN總線 RS422總線

1 引言

在傳統(tǒng)的航空數(shù)據(jù)采集器設(shè)計(jì)中，多采用模塊化設(shè)計(jì)方案，將不同的功能單元設(shè)計(jì)為單獨(dú)的模塊，各功能模塊之間通過母板上的局部總線接口，實(shí)現(xiàn)處理器模塊和其他功能模塊的訪問連接。傳統(tǒng)的設(shè)計(jì)方案采用標(biāo)準(zhǔn)模塊化設(shè)計(jì)，實(shí)現(xiàn)了模塊的通用性和復(fù)用性，但是其結(jié)果是數(shù)據(jù)采集器產(chǎn)品的尺寸大，重量大。在新一代飛機(jī)設(shè)計(jì)體系中，以小型化和輕型化為核心，提出了減重設(shè)計(jì)的新要求。本文提出一種基于SOC芯片設(shè)計(jì)方案，采用SOC芯片集成的功能單元進(jìn)行設(shè)計(jì)，減少產(chǎn)品模塊的組成，從而設(shè)計(jì)出滿足小型化、輕型化要求的數(shù)據(jù)采集器。

2 數(shù)據(jù)采集器系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)架構(gòu)框圖如圖1所示，該系統(tǒng)結(jié)構(gòu)是以負(fù)責(zé)數(shù)據(jù)采集系統(tǒng)任務(wù)功能的處理器和輸入輸出邏輯控制的FPGA為核心，采用可編程SOC芯片，其內(nèi)部集成ARM處理器硬核和可編程邏輯資源，通過片內(nèi)AXI總線連接處理器硬核和可編程邏輯資源。每一路輸入接口通過信號調(diào)理等預(yù)處理電路處理后，由可編程邏輯負(fù)責(zé)完成數(shù)據(jù)采集，處理器通過訪問邏輯獲取所有的底層采集數(shù)據(jù)結(jié)果，根據(jù)上位機(jī)數(shù)據(jù)傳輸協(xié)議要求，將這些采集數(shù)據(jù)進(jìn)行打包處理，周期性通過1394總線發(fā)送給上位機(jī);同時(shí)，數(shù)據(jù)采集器周期性從1394總線上獲取總線數(shù)據(jù)，將該總線數(shù)據(jù)進(jìn)行解析，將需要的輸出的命令通過可編程邏輯輸出到各個(gè)接口。

數(shù)據(jù)采集器內(nèi)部設(shè)計(jì)了3個(gè)功能模塊，組成整機(jī)產(chǎn)品的模塊在功能上分為1394功能模塊、基板模塊和PS電源模塊。

3 數(shù)據(jù)采集器硬件設(shè)計(jì)

3.1 1394功能模塊

1394功能模塊以實(shí)現(xiàn)處理器訪問接口控制邏輯和1394協(xié)議的FPGA可編程邏輯芯片為核心，配備1394協(xié)議標(biāo)準(zhǔn)要求的鏈路層、物理層和接口變壓器芯片電路，實(shí)現(xiàn)完整的1394總線系統(tǒng)接口到電氣接口電路。

3.2 PS電源模塊設(shè)計(jì)

電源模塊以28V轉(zhuǎn)5V、±15V功能的DC/DC模塊為核心，并配備過壓保護(hù)、浪涌保護(hù)功能電路，同時(shí)對輸出的5V、±15V進(jìn)行采集監(jiān)控，當(dāng)輸出電流過大時(shí)，將關(guān)閉該電壓的轉(zhuǎn)換輸出。

3.3基板模塊設(shè)計(jì)

基板模塊以可編程SOC芯片為核心，由處理器外圍電路、CAN總線接口電路、RS422總線接口電路、模擬量采集電路、離散量采集電路組成。模塊組成結(jié)構(gòu)如圖2所示。

處理器外圍電路以SOC芯片為核心，配備相應(yīng)的電源轉(zhuǎn)換電路、時(shí)鐘電路、復(fù)位電路、存儲器電路和調(diào)試接口電路，該部分電路實(shí)現(xiàn)了處理器工作的最小系統(tǒng)，為基板模塊的核心單元。

CAN/RS422總線電路實(shí)現(xiàn)數(shù)據(jù)采集器與外部設(shè)備之間的CAN/RS422總線通訊功能。傳統(tǒng)的設(shè)計(jì)中，多采用總線協(xié)議芯片及CAN/RS422總線收發(fā)器芯片進(jìn)行設(shè)計(jì)，該設(shè)計(jì)方法中處理器通過可編程邏輯實(shí)現(xiàn)對協(xié)議芯片的并行訪問控制，協(xié)議芯片實(shí)現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換和并串轉(zhuǎn)換，通過收發(fā)器芯片轉(zhuǎn)換為CAN/RS422標(biāo)準(zhǔn)差分信號，實(shí)現(xiàn)與外部設(shè)備的通訊功能。本設(shè)計(jì)中直接采用SOC芯片內(nèi)部集成的CAN/RS422總線協(xié)議單元進(jìn)行設(shè)計(jì)，相較于傳統(tǒng)的設(shè)計(jì)方法，減少了電路的組成，提高了產(chǎn)品的集成度。

模擬量采集電路實(shí)現(xiàn)對外部模擬量輸入信號的采集轉(zhuǎn)換功能。傳統(tǒng)的設(shè)計(jì)中，多采用專用的AD轉(zhuǎn)換芯片和模擬量多路復(fù)用器芯片實(shí)現(xiàn)，同時(shí)AD轉(zhuǎn)換芯片的轉(zhuǎn)換控制、模擬量多路復(fù)用器的通道切換控制由處理器直接進(jìn)行控制操作，降低了處理器的執(zhí)行效率。本設(shè)計(jì)直接采用SOC芯片內(nèi)部集成的ADC模塊單元進(jìn)行設(shè)計(jì)，芯片內(nèi)部的可編程邏輯配置周期性控制模擬量多路復(fù)用器的通道切換及ADC的轉(zhuǎn)換控制，將采集結(jié)果存入可編程邏輯內(nèi)部寄存器中，采集轉(zhuǎn)換過程中無需處理器參與，提高了處理器的執(zhí)行效率，減少了電路的組成。

離散量采集電路實(shí)現(xiàn)對外部離散量輸入信號的采集功能。傳統(tǒng)的設(shè)計(jì)中，多采用電阻、電容、二極管、比較器等分立器件進(jìn)行電路設(shè)計(jì)，在該設(shè)計(jì)方法中，電路接口特性固定，且占用FPGA引腳多。本設(shè)計(jì)中采用專用的多通道離散量集成芯片進(jìn)行設(shè)計(jì)，該芯片具備SPI總線接口訪問功能，各通道的接口特性可根據(jù)需要進(jìn)行軟件配置，提高了采集接口的通用性。同時(shí)該芯片尺寸小，配置電路簡單，提高了產(chǎn)品的集成度。

4 總結(jié)

本文提出基于SOC芯片的數(shù)據(jù)采集器，集成處理器和邏輯運(yùn)行功能，具有硬件組成少，可在不需要中央處理器即可完成數(shù)據(jù)的采集，且具備可擴(kuò)展性，功能移植性好，同時(shí)具有較高的處理速率，控制周期短，可以滿足航空領(lǐng)域中采集系統(tǒng)對精度和實(shí)時(shí)性的要求。

參考文獻(xiàn)

[1]趙炯，楊天豪，肖杰，熊肖磊.通用嵌入式遠(yuǎn)程數(shù)據(jù)采集器研究與設(shè)計(jì)[J].10.16086 /j.cnki.issn 1000-0380.2018060021.

[2]陳柯勛，王曉毅，薛輝.基于FPGA的數(shù)據(jù)采集器設(shè)計(jì)及可靠性分析[J].1672-3791（2017）08（c）-0007-02.

[3]ZYNQ-7000 All Programmable Soc Technical Reference Manual[Z].