一種低功耗高共模抑制比運算放大器設(shè)計*

馮開平，周佳胤，羅立宏，葉 海

(廣東工業(yè)大學(xué) a.藝術(shù)與設(shè)計學(xué)院，b.計算機學(xué)院，廣州 510090)

運算跨導(dǎo)放大器(OTA)是模擬和混合電路中最重要的組成部分之一，例如跨導(dǎo)C濾波器(Gm-C濾波器)、可變增益放大器(VGAs)、壓控振蕩器(VCOs)和數(shù)據(jù)轉(zhuǎn)換器等[1-3]，這些器件可以產(chǎn)生與差分輸入電壓成比例的輸出電流.近年來，集成電路的設(shè)計已經(jīng)朝著低電源電壓和低功耗的方向發(fā)展，例如便攜式設(shè)備，其功率甚至由單個電池提供.因此，眾多OTA應(yīng)具備低電源電壓和低功耗的特點，同時具有適當(dāng)線性度和噪聲性能[4-5].

傳統(tǒng)的OTA具有全差分(fully differential，F(xiàn)D)結(jié)構(gòu)，如圖1所示[6-7]，M表示晶體管.FD結(jié)構(gòu)通常基于具有尾電流源的差分對，因此需要一個額外的共模反饋(common mode feedback，CMFB)電路，這也成為全差分電路的主要缺點.因為增加共模反饋電路后增大了放大器的功耗、設(shè)計的復(fù)雜性、寄生元件數(shù)和硅面積消耗量，同時，還降低了電路的線性度和噪聲性能.FD結(jié)構(gòu)另一個缺點是跨尾電流源的電壓降，其會限制電路的動態(tài)范圍[8-9].

圖1 傳統(tǒng)FD OTA

偽差分(pseudo differential，PD)結(jié)構(gòu)可用于設(shè)計低電源電壓的OTA，因為其在PD結(jié)構(gòu)中消除了尾電流源，然而PD OTA具有較差的共模抑制比(CMRR)[10-11].為了解決這一問題，本文提出了一種新的基于共模前饋(CMFF)技術(shù)的PD OTA.所提出的CMFF技術(shù)使得OTA的跨導(dǎo)增益比傳統(tǒng)的CMFF OTA增加了一倍甚至更多.將該OTA與傳統(tǒng)CMFF OTA進行比較發(fā)現(xiàn)，在跨導(dǎo)增益相同的情況下，本文提出的OTA具有較低的功耗.此外，該OTA消除了輸出節(jié)點處的共模信號，且沒有尾電流源和CMFB電路，從而使電路線性度更高，同時改善了電路噪聲性能.

1 傳統(tǒng)OTA結(jié)構(gòu)

1.1 全差分OTA

傳統(tǒng)FD OTA由一個輸入差分對和一個尾電流源(Itail)組成.該種結(jié)構(gòu)存在一些缺點，首先尾部電流源的電壓降限制了輸入信號的共模范圍，圖1中電源電壓的最小值為

Umin=Up1+Un1+Utail

(1)

式中，Utail為尾電流源產(chǎn)生的電壓，其在這種結(jié)構(gòu)中是不可避免的.FD結(jié)構(gòu)的第二個問題是會產(chǎn)生額外非線性效應(yīng)，F(xiàn)D結(jié)構(gòu)的非線性效應(yīng)是由輸入差分對的共源節(jié)點處的電壓變化引起的，CMFB電路的非線性效應(yīng)會導(dǎo)致整個OTA的線性性能降低.

1.2 偽差分OTA

與FD結(jié)構(gòu)相比，傳統(tǒng)的PD OTA結(jié)構(gòu)可以在較低的電源電壓和較高的輸入共模范圍(ICMR)下正常工作.此外，與FD相比，PD具有更優(yōu)的線性性能，這是因為在PD結(jié)構(gòu)中，輸入差分對的共源節(jié)點是接地的，結(jié)構(gòu)主要缺點是在PD結(jié)構(gòu)中共模增益(ACM)幾乎等于差模增益(ADM).

圖2為采用共模前饋(CMFF)技術(shù)的PD結(jié)構(gòu)基本原理圖.CMFF技術(shù)用于解決CMRR電路的缺點，其有兩條路徑：首先晶體管Mn1構(gòu)成原始路徑；其次晶體管Mn2、Mpl、Mp2構(gòu)成前饋路徑.前饋路徑將輸入共模信號和噪聲反向饋送到輸出節(jié)點，通過檢查，前饋路徑包含共模信號.但該路徑不包含差分模式信號，節(jié)點Ucm在差分模式下虛擬接地.圖2中來自兩個路徑的共模信號將在每個輸出節(jié)點處被消除.

圖2 帶CMFF的傳統(tǒng)PD OTA

在圖2中，假設(shè)PMOS晶體管和NMOS晶體管具有相同的尺寸，由此可以得到

(2)

式中：g為跨導(dǎo)；m為輸出節(jié)點.在原始路徑的共模和差分模式中，則有

(3)

對于前饋路徑的信號，可以得到

gm，n1Uin+=gm，n1Uin-

(4)

在差分模式中，I3和I4為零.在共模輸出電流中，則有

(5)

正如圖2所分析，共模信號在輸出節(jié)點處被消除.在差分模式下，共模輸出電流為

(6)

因此，該OTA的總跨導(dǎo)為

(7)

PD結(jié)構(gòu)中的CMRR問題在沒有尾電流源的情況下得到補償.

另一種采用CMFF技術(shù)的PD結(jié)構(gòu)示意圖如圖3所示.前饋路徑中的兩個分支是交叉耦合的，這是圖2和圖3之間的基本區(qū)別.與圖2的OTA相比，該種簡單的連接導(dǎo)致了前饋路徑具有差模信號與共模信號.

圖3 帶CMFF和交叉連接的傳統(tǒng)PD OTA

圖3中PMOS晶體管和NMOS晶體管的尺寸大小與式(2)給出的PMOS與NMOS尺寸相同.圖3中電路原始路徑的電流信號為

(8)

前饋路徑的電壓信號為

(9)

從式(8)、(9)可以得到，原始路徑與前饋路徑的信號在輸出節(jié)點處具有相同的幅度及相反的相位.對于輸出電流，則有

(10)

正如預(yù)期的設(shè)計，共模信號在輸出節(jié)點處被消除.差分模式的總跨導(dǎo)為

2gm，n

(11)

由式(11)可知，圖3結(jié)構(gòu)通過簡單的交叉連接可以使電路的跨導(dǎo)加倍.

2 本文提出的OTA

圖4為本文所提出的OTA方案圖.通過圖4可以找到CMFF結(jié)構(gòu)，從兩個路徑到每個輸出節(jié)點的信號，均具有相同的幅度和相反的相位，因此，來自兩條路徑的共模信號在每個輸出節(jié)點被消除.此外，在差分模式下來自兩條路徑的信號在每個輸出節(jié)點被放大.

圖4 本文提出的OTA方案圖

圖5為本文所提出的OTA總體電路圖.如上所述，從兩條路徑到每個輸出節(jié)點的信號大小相等，因此有

gm，p2?gm，n2

(12)

圖5中晶體管Mp2、Mn2的UGS相同且尺寸相當(dāng)，因此，晶體管M1、M2的跨導(dǎo)值近似相等，可得到

圖5 基于CMFF技術(shù)的OTA

(13)

所以有

(14)

同樣可以得到

(15)

則輸出電流可表示為

(16)

因此，本文提出的OTA的整體跨導(dǎo)為

4gm，n1?4gm，p1

(17)

比較式(17)和式(7)可得，本文提出的OTA的總跨導(dǎo)幾乎是文獻[6-8]中類似OTA的四倍.同樣由式(17)和式(11)可知，與圖3相比該跨導(dǎo)增加一倍，但必須考慮所提出的電路具有6個分支，而圖3只有4個分支，額外的分支由晶體管Mn2和Mp2制成，這些額外的分支可以縮放以減少電流耗散.通過式(12)可知，晶體管Mn2和Mp2跨導(dǎo)應(yīng)當(dāng)只是相等，但它們的數(shù)值并不重要.為了產(chǎn)生相同的跨導(dǎo)，所提出的OTA比以前報導(dǎo)的采用CMFF結(jié)構(gòu)的OTA具有更低的功耗，而且從兩個路徑到輸出節(jié)點的共模信號被消除，因此，所提出的OTA不需要CMFB電路，故不會降低OTA的線性性能、頻率響應(yīng)及芯片面積.在本文提出的OTA中，可由逆變器確定輸入和輸出信號擺動，由式(14)可知，晶體管Mn2和Mp2組成的支路電壓增益幾乎是統(tǒng)一的，且不會降低逆變器的信號擺幅.該電路的輸入與輸出信號擺幅類似于文獻[6-8]中所提及的情況，盡管它具有更高的電壓增益.

3 仿真結(jié)果分析

本文提出的OTA采用0.18 標(biāo)準(zhǔn)CMOS技術(shù)進行設(shè)計和仿真，可在1.2 V單電源電壓下工作.OTA的版圖布局如圖6所示，OTA區(qū)域僅為33×10-5mm2.OTA的增益與相位響應(yīng)如圖7所示，OTA電壓增益為46.4 dB，相位裕度為85o，在2 pF負載電容下截止頻率為14.5 MHz.OTA的差分跨導(dǎo)增益如圖8所示，增益值為-74.7 dB或相當(dāng)于183.6 μA/V，且在寬頻率范圍內(nèi)保持恒定.圖9顯示了CMRR的頻率響應(yīng)，由圖9可以看出，本文所提出的OTA具有較高的CMRR值，CMRR的直流幅度為110.1 dB.此外，本文還評估了輸入?yún)⒖荚肼?IRN)，由圖10可以看出，輸入?yún)⒖荚肼曉?00 kHz時為32.4 nV·Hz-1/2，在5 MHz時為19 nV·Hz-1/2.

圖6 本文提出的OTA的版圖布局

圖7 OTA的增益和相位響應(yīng)

圖8 OTA的差分跨導(dǎo)增益

圖9 CMRR響應(yīng)曲線

圖10 本文提出的OTA的IRN

所有上述規(guī)格均以23.8 μA電流消耗進行模擬.表1總結(jié)了本文所提出的OTA的整體表現(xiàn)，并與現(xiàn)有技術(shù)的OTA進行了比較，其中a為仿真結(jié)果，b為測量結(jié)果.由表1可以看出，本文所提出的OTA在功耗降低的情況下仍具有較高的CMRR值.

表1 本文提出的OTA與文獻中OTA的比較

4 結(jié) 論

本文提出了一種采用0.18 μm標(biāo)準(zhǔn)的CMOS工藝的低功耗、高CMRR的偽差分OTA，其采用CMFF技術(shù)用于抑制輸出節(jié)點處的共模信號，以補償由PD結(jié)構(gòu)引起的CMRR問題.與現(xiàn)有技術(shù)的OTA相比，本文所提出的OTA最主要的優(yōu)點是具有更高的跨導(dǎo)增益，更小的面積成本和更小的附加功耗，該種跨導(dǎo)增益分別是傳統(tǒng)FD OTA與PD OTA結(jié)構(gòu)的兩倍和四倍.