基于FPGA的MMC建模與實(shí)時仿真

翟鶴峰，黃冠標(biāo)，趙利剛，洪 潮

（直流輸電技術(shù)國家重點(diǎn)實(shí)驗(yàn)室（南方電網(wǎng)科學(xué)研究院有限責(zé)任公司），廣州 510663）

由于模塊化多電平換流器MMC（modular multi?level converter）具有憑借開關(guān)頻率低、諧波特性好、可擴(kuò)展性強(qiáng)等獨(dú)特優(yōu)勢，已被廣泛應(yīng)用于國內(nèi)外數(shù)項(xiàng)柔性直流工程[1-2]。MMC的接入使得電力系統(tǒng)的動態(tài)特性更加復(fù)雜，針對傳統(tǒng)電網(wǎng)的穩(wěn)態(tài)仿真分析已不能滿足需求，需要借助詳細(xì)的電磁暫態(tài)仿真來深入了解MMC系統(tǒng)的運(yùn)行機(jī)理與動態(tài)特征。離線電磁暫態(tài)仿真可對較小規(guī)模MMC的復(fù)雜動靜態(tài)特性進(jìn)行分析，但對大規(guī)模高電平MMC詳細(xì)模型的計(jì)算用時往往是難以忍受的。實(shí)時仿真能夠在小于或等于仿真步長所對應(yīng)的物理時間內(nèi)完成每個時步的計(jì)算任務(wù)，可與物理世界同步實(shí)現(xiàn)對MMC暫態(tài)行為的模擬。這使得實(shí)時仿真具備硬件在環(huán)測試的能力，即通過將MMC實(shí)時仿真器與實(shí)際物理裝置連接，可以對各種控制策略和保護(hù)方案開展近乎工程實(shí)際的無損化有效驗(yàn)證，這對于MMC系統(tǒng)的技術(shù)創(chuàng)新、算法測試、設(shè)備研發(fā)具有重要意義[3]。

在實(shí)際工程應(yīng)用中，為了提升輸送電壓等級，MMC每個橋臂往往由數(shù)百個子模塊級聯(lián)而成[4]，每個子模塊又包含若干電力電子器件，龐大的仿真規(guī)模給實(shí)時仿真精度和計(jì)算速度帶來了嚴(yán)峻挑戰(zhàn)。一方面，MMC不同子模塊中的開關(guān)器件往往不是同時動作的，對該類元件的精確仿真要在μs級步長下進(jìn)行；另一方面，MMC中成百上千個電力電子開關(guān)器件導(dǎo)致節(jié)點(diǎn)導(dǎo)納矩陣的維度大，而實(shí)時仿真要求高階線性方程組求解必須在一個仿真步長內(nèi)完成，繁雜的解算任務(wù)必然導(dǎo)致較長的求解時間，對MMC仿真的實(shí)時仿性提出了極大的挑戰(zhàn)。

對橋臂進(jìn)行等效化簡是解決大規(guī)模MMC電磁暫態(tài)仿真困難的有效途徑[5-10]。文獻(xiàn)[6-7]提出了基于受控電壓源和受控電流源的MMC電磁暫態(tài)通用模型，通過將每個橋臂置換為受控電壓源，同時將橋臂中的子模塊斷開連接并在正端口連接受控電流源，實(shí)現(xiàn)了橋臂與子模塊之間的電氣解耦，從而降低了解算難度。加拿大曼尼托巴大學(xué)Gole教授研究團(tuán)隊(duì)首次提出了基于戴維南等效的MMC模型[8]，以此為基礎(chǔ)，文獻(xiàn)[9]和[10]分別提出了基于后退歐拉法和梯形法的戴維南等效整體模型，以提升MMC電磁暫態(tài)計(jì)算的仿真效率與求解精度。上述等效化簡方法雖然通過減少節(jié)點(diǎn)數(shù)量降低了計(jì)算復(fù)雜度，但對采用幾十μs甚至幾μs仿真步長的MMC實(shí)時仿真仍存在一定的挑戰(zhàn)。這是因?yàn)镸MC橋臂的等效阻抗是隨橋臂中所有子模塊的工作狀態(tài)而實(shí)時變化的，橋臂等效阻抗的頻繁變化會導(dǎo)致系統(tǒng)節(jié)點(diǎn)導(dǎo)納矩陣的不斷更新，為在線求解高階線性方程組帶來了極大的計(jì)算困難，不適用于高電平數(shù)MMC系統(tǒng)的實(shí)時仿真。因此，如何進(jìn)一步提升MMC等效化簡模型的求解速度，是大規(guī)模MMC系統(tǒng)實(shí)時仿真面臨的瓶頸。

除了對MMC模型等效化簡外，采用高性能的底層硬件也是實(shí)現(xiàn)大規(guī)模MMC小步長實(shí)時仿真的重要手段。相比于串行器件，現(xiàn)場可編程門陣列FPGA（field programmable gate array）具有并行底層結(jié)構(gòu)、分布式內(nèi)存單元、流水線架構(gòu)等特性，這些優(yōu)勢使得FPGA在MMC實(shí)時仿真領(lǐng)域受到了廣泛的關(guān)注[11-14]。文獻(xiàn)[13]開發(fā)了一種基于FPGA的實(shí)時仿真異構(gòu)計(jì)算平臺，基于采用替代電路的MMC橋臂等效模型，該平臺將MMC電路與電網(wǎng)解耦，進(jìn)而實(shí)現(xiàn)了電網(wǎng)與MMC橋臂等效電路的并行計(jì)算。依托先進(jìn)的實(shí)時仿真器RTDS，文獻(xiàn)[14]提出了一種基于FPGA和RTDS的聯(lián)合實(shí)時仿真平臺，其中FPGA專門負(fù)責(zé)MMC閥組的戴維南等效解算，并將計(jì)算結(jié)果等效為受控戴維南支路，RTDS承擔(dān)包含6個橋臂等效支路在內(nèi)的交直流系統(tǒng)的仿真任務(wù)，并采用小步長（2.5 μs）求解以確保仿真精度。上述方案雖然完成了MMC等效模型的實(shí)時仿真任務(wù)，但實(shí)現(xiàn)過程較為復(fù)雜，并未從根源上解決子模塊開關(guān)狀態(tài)頻繁切換帶來的解算任務(wù)量大等問題。

本文提出了一種基于FPGA的高效MMC戴維南等效模型，并利用硬件描述語言Verilog HDL開發(fā)了MMC實(shí)時仿真平臺。該模型首先假設(shè)子模塊在投入和切除狀態(tài)下具有相同的等效阻抗，然后在具有恒定等效阻抗的橋臂戴維南模型上加入受控電壓源進(jìn)行補(bǔ)償，以避免開關(guān)狀態(tài)切換導(dǎo)致的系統(tǒng)節(jié)點(diǎn)導(dǎo)納矩陣頻繁更新。為發(fā)揮FPGA的硬件優(yōu)勢，本文對MMC的控制系統(tǒng)和電氣系統(tǒng)并行求解，同時以流水線的形式對MMC系統(tǒng)的所有橋臂與子模塊進(jìn)行解算，有效提升了MMC實(shí)時仿真器的硬件資源利用率和仿真效率。在實(shí)時仿真平臺上對25電平雙端MMC-HVDC系統(tǒng)進(jìn)行了測試，實(shí)時仿真器與PSCAD∕EMTDC的仿真結(jié)果基本一致，驗(yàn)證了高效MMC戴維南等效模型的正確性和仿真精度。

1 MMC實(shí)時仿真模型

1.1 MMC拓?fù)浣Y(jié)構(gòu)

MMC的通用拓?fù)浣Y(jié)構(gòu)包含三相六橋臂，每個橋臂由限流電抗與若干子模塊級聯(lián)而成。針對子模塊的拓?fù)?，國?nèi)外學(xué)者相繼提出了半橋型子模塊、全橋型子模塊、雙箝位型子模塊和自阻型子模塊等結(jié)構(gòu)。考慮到半橋型子模塊在實(shí)際工程中的應(yīng)用最為廣泛[1]，相關(guān)理論研究也更為成熟，因此本文選取半橋型MMC作為研究對象。

經(jīng)典的半橋型MMC拓?fù)浣Y(jié)構(gòu)如圖1所示，每個子模塊由兩個絕緣柵雙極型晶體管IGBT（insulat?ed gate bipolar transistor）開關(guān)器件、兩個反并聯(lián)二極管和一個存儲電容構(gòu)成。當(dāng)上側(cè)IGBT導(dǎo)通且下側(cè)IGBT關(guān)斷時，子模塊的輸出電壓為電容電壓；當(dāng)上側(cè)IGBT關(guān)斷且下側(cè)IGBT導(dǎo)通時，子模塊的輸出電壓為0。通過控制上下橋臂觸發(fā)子模塊的數(shù)量，MMC交流側(cè)可以輸出多電平波形。

圖1 三相半橋型MMC拓?fù)浣Y(jié)構(gòu)Fig.1 Topology of three-phase half-bridge MMC

1.2 MMC實(shí)時仿真模型

針對圖1所示的三相半橋型MMC系統(tǒng)，對所有子模塊進(jìn)行詳細(xì)建模將導(dǎo)致較大的仿真規(guī)模，不適用于大規(guī)模高電平MMC系統(tǒng)的實(shí)時仿真。因此，本文提出了一種高效的MMC實(shí)時仿真模型。首先，基于戴維南定理建立半橋型子模塊的等效電路，通過對N個子模塊的等效電路線性疊加獲取橋臂的戴維南等效模型；進(jìn)一步地，對子模塊在不同工作狀態(tài)下的戴維南等效阻抗采取近似處理，保持橋臂等效電路的戴維南等效阻抗恒定，從而避免高階節(jié)點(diǎn)導(dǎo)納矩陣的頻繁更新。圖2給出了高效MMC實(shí)時仿真模型的等效過程，其詳細(xì)的等效原理如下。

對于圖2（a）所示的半橋型子模塊，首先將子模塊中的兩個IGBT開關(guān)組（即一個IGBT和一個二極管反并聯(lián)結(jié)構(gòu)）分別用雙值電阻R1和R2表示，當(dāng)開關(guān)組導(dǎo)通時，取非常小的電阻值Ron（典型值10-3Ω）；當(dāng)開關(guān)組關(guān)斷時，取非常大的電阻值Roff（典型值108Ω）。同時，將直流存儲電容利用梯形法離散為電抗Rc與等效電壓源eceq串聯(lián)的戴維南等效電路[8]，從而得到如圖2（b）所示的子模塊離散電路。其中，更新電容等效電壓源eceq的計(jì)算公式為

式中：Δt為MMC模型的離散步長；uc為電容電壓；ic為電容電流；iarm為橋臂電流。

基于戴維南等效原理，將圖2（b）所示的離散電路等效為圖2（c）的子模塊等效電路，該電路模型的輸入輸出關(guān)系可用式（4）表示，子模塊等效電路的戴維南等效阻抗Rsmeq和等效電壓源esmeq的表達(dá)式分別如式（5）和（6）所示：

式中：usm為子模塊的輸出電壓；ism為流經(jīng)子模塊的電流。

基于單個子模塊的戴維南等效電路，將N個串聯(lián)子模塊的等效阻抗和等效電壓源進(jìn)行代數(shù)疊加，可獲得如圖2（d）所示的橋臂等效電路，該電路模型的輸入、輸出關(guān)系可用式（7）表示。橋臂等效電路的戴維南等效阻抗Rarm和等效電壓源earm的表達(dá)式分別如式（8）和式（9）所示：

式中：RL為橋臂限流電感的電抗值；eLeq為限流電感經(jīng)梯形法離散后的戴維南等效電路的等效電壓源，其更新公式為

需要注意的是，橋臂等效電路的戴維南等效阻抗Rarm是隨子模塊中IGBT開關(guān)組的工作狀態(tài)同步變化的，這將導(dǎo)致每個時步內(nèi)均需要更新MMC的節(jié)點(diǎn)導(dǎo)納矩陣并重新對其因子化，復(fù)雜的計(jì)算任務(wù)給小步長仿真的實(shí)時性帶來了極大的挑戰(zhàn)。根據(jù)開關(guān)狀態(tài)預(yù)存所有節(jié)點(diǎn)導(dǎo)納逆矩陣是實(shí)時仿真中的常用手段，然而對于含大量電力電子開關(guān)的MMC來說，這種方法使底層硬件的存儲量過大（電平數(shù)為N+1的MMC理論上需要存儲26N+1個矩陣），不適用于MMC的實(shí)時仿真。因此，本文對基于戴維南等效的橋臂模型進(jìn)一步改進(jìn)，以適應(yīng)MMC實(shí)時仿真的需求。

假設(shè)子模塊在投入狀態(tài)（T1導(dǎo)通，T2關(guān)斷）和切除狀態(tài)（T2導(dǎo)通，T1關(guān)斷）下的等效阻抗相同且均為Ron，則橋臂等效電路的等效阻抗可以用式（12）表示。為了反映子模塊狀態(tài)切換對橋臂等效阻抗帶來的影響，本文對橋臂的戴維南等效電壓源串聯(lián)一受控電壓源u0，u0的表達(dá)式如式（13）所示，戴維南等效電壓源可用式（14）來表示。

圖2（e）給出了改進(jìn)的橋臂等效電路模型，通過對投入和切除狀態(tài)下子模塊的等效阻抗采取近似處理，改進(jìn)的橋臂等效電路具有了恒定的阻抗，有效避免了節(jié)點(diǎn)導(dǎo)納矩陣隨子模塊工作狀態(tài)的切換導(dǎo)致的頻繁更新，極大地提升了MMC系統(tǒng)的實(shí)時仿真效率。

圖2 MMC橋臂等效過程Fig.2 Equivalent process of MMC bridge arm

2 基于FPGA的MMC實(shí)時仿真設(shè)計(jì)

MMC的實(shí)時仿真不僅要對所有橋臂和子模塊的等效電路進(jìn)行求解，還要在同一時步內(nèi)完成均壓排序控制、PWM調(diào)制等控制過程的解算，尤其是均壓排序控制中的排序算法，其復(fù)雜度與橋臂子模塊的個數(shù)通常成線性或平方關(guān)系[15]，如此大的解算規(guī)模給μs級步長下的實(shí)時仿真帶來了嚴(yán)峻挑戰(zhàn)。為了加速M(fèi)MC的實(shí)時仿真，本文將MMC劃分為電氣系統(tǒng)和控制系統(tǒng)兩部分，并在FPGA上分配專門的硬件資源進(jìn)行并行求解[16]。其中，電氣系統(tǒng)負(fù)責(zé)對MMC橋臂、RLC等各種電氣元件進(jìn)行仿真；控制系統(tǒng)主要負(fù)責(zé)MMC控制器的雙環(huán)控制、PWM調(diào)制及均壓排序等控制電路的實(shí)時仿真。

2.1 MMC電氣系統(tǒng)仿真設(shè)計(jì)

圖3 MMC系統(tǒng)的FPGA實(shí)現(xiàn)Fig.3 FPGA implementation of MMC system

針對MMC電氣系統(tǒng)實(shí)時仿真，本文設(shè)計(jì)了基于節(jié)點(diǎn)分析法的并行計(jì)算與流水線技術(shù)深度融合的仿真架構(gòu)，如圖3的控制系統(tǒng)求解部分所示。在每一仿真步長內(nèi)，實(shí)時仿真器首先對各電氣元件的特性方程進(jìn)行差分，形成等效電導(dǎo)和歷史項(xiàng)電流源并聯(lián)的離散電路，然后對所有元件的離散電路聯(lián)立形成整個系統(tǒng)的節(jié)點(diǎn)方程，最后求解該節(jié)點(diǎn)方程獲取系統(tǒng)中每個節(jié)點(diǎn)的電壓，進(jìn)而完成對所有元件支路電壓和電流的更新。需要注意的是，實(shí)時仿真器對RLC、MMC橋臂元件等不同種類的電氣元件采用并行計(jì)算形式，通過分配獨(dú)立的FPGA計(jì)算資源，對各類元件分別設(shè)計(jì)了專門的解算單元；對于相同種類的眾多電氣元件，解算單元則以流水線形式進(jìn)行求解[17]，在提高仿真速度的同時提高硬件資源利用率。

在本文設(shè)計(jì)的電氣系統(tǒng)實(shí)時仿真框架下，MMC橋臂元件的基本解算流程是：首先求解橋臂元件的戴維南等效電阻R?arm和等效電壓源e?arm，生成歷史項(xiàng)電流ih,arm；之后，通過求解系統(tǒng)節(jié)點(diǎn)方程獲取橋臂元件的端電壓uk和uj；最后更新橋臂電流iarm，并利用更新后的橋臂電流iarm和每個子模塊中IG?BT開關(guān)組的等效電阻R1和R2，反向計(jì)算橋臂中所有子模塊的電容電流ic、電容電壓uc、等效電阻Rsmeq及等效電壓源esmeq?？紤]到大規(guī)模MMC系統(tǒng)中橋臂元件及每個橋臂中的子模塊結(jié)構(gòu)相同，數(shù)量眾多，適合以流水線形式進(jìn)行求解，本文設(shè)計(jì)了橋臂級和子模塊級嵌套的雙層流水線硬件解算結(jié)構(gòu)。MMC橋臂解算單元的硬件設(shè)計(jì)如圖4所示，主要包括橋臂歷史項(xiàng)電流解算模塊、橋臂電流解算模塊和子模塊解算模塊三部分。其中，橋臂歷史項(xiàng)電流解算模塊和橋臂電流解算模塊是橋臂級流水線結(jié)構(gòu)，子模塊解算模塊是子模塊級流水線結(jié)構(gòu)。

圖4 MMC橋臂解算單元的硬件設(shè)計(jì)Fig.4 Hardware design for MMC bridge arm solving unit

2.2 MMC控制系統(tǒng)仿真設(shè)計(jì)

對于多端MMC的控制系統(tǒng)仿真，由于不同MMC的控制器所采用的控制策略往往不同，難以運(yùn)用流水線形式進(jìn)行求解。同時，考慮到多端MMC系統(tǒng)中存在多個MMC控制器，且每個控制器的求解規(guī)模均較為龐大，為保證μs級實(shí)時仿真，本文采用并行方式對不同MMC的控制器進(jìn)行求解。圖3的控制系統(tǒng)求解部分給出了典型的MMC控制器的硬件設(shè)計(jì)，不同于采用節(jié)點(diǎn)分析法對電氣系統(tǒng)進(jìn)行求解，控制器中的比較器、坐標(biāo)變換等各種控制元件都是以輸入輸出關(guān)系來建模的，可以根據(jù)所有控制元件的輸入輸出關(guān)系順序求解得到各元件的輸出。

以式（15）所示的克拉克變換為例進(jìn)行說明，其硬件設(shè)計(jì)如圖5所示。基于運(yùn)算環(huán)節(jié)間的順序求解關(guān)系，逐步執(zhí)行每個運(yùn)算操作，便可實(shí)現(xiàn)對整個控制模塊的實(shí)時解算[16]。對于控制器中的反饋環(huán)節(jié)，通過插入一個步長進(jìn)行延遲處理。考慮到MMC控制器中的反饋環(huán)節(jié)數(shù)量有限，同時實(shí)時仿真步長較小，因此這種延遲處理方式是合適的。

圖5 克拉克變換模塊的硬件設(shè)計(jì)Fig.5 Hardware design for Clark transformation module

3 算例測試與驗(yàn)證

為驗(yàn)證所提出的MMC高效實(shí)時仿真模型的正確性和有效性，本文在開發(fā)的MMC實(shí)時仿真器和PSCAD∕EMTDC中分別搭建了如圖6所示的雙端25電平測試系統(tǒng)，其中，MMC1和MMC2均采用半橋型子模塊拓?fù)洹Ｕ麄€系統(tǒng)的運(yùn)行參數(shù)如下：交流系統(tǒng)線電壓有效值為3.3 kV，交流系統(tǒng)等效電阻為1 Ω，交流系統(tǒng)等效電感為0.03 mH，橋臂電感為30 mH，子模塊電容為4.838 mF，直流電壓基準(zhǔn)值為5 kV，傳輸線電阻為0.5 Ω。MMC1采用定直流電壓和定無功控制，MMC2采用定有功和定無功控制，環(huán)流抑制及雙環(huán)控制參數(shù)見附錄表A1。

圖6 25電平雙端MMC測試系統(tǒng)Fig.6 25-level two-terminal MMC test system

3.1 仿真精度

針對圖6所示的雙端MMC系統(tǒng)，設(shè)置仿真場景為：MMC1傳送容量在1.5 s時由0.15 MW增大為0.3 MW。設(shè)置MMC實(shí)時仿真器的仿真步長為10 μs，并與PSCAD∕EMTDC 1 μs仿真步長下的結(jié)果進(jìn)行比對。MMC2的A相輸出電流與系統(tǒng)直流側(cè)電壓的波形如圖 7（a）和圖 7（b）所示，MMC2的A相輸出電流的相對誤差曲線如圖7（c）所示。從仿真結(jié)果來看，MMC實(shí)時仿真器與PSCAD∕EM?TDC的仿真結(jié)果基本一致，兩者相對誤差在0.8%以下，驗(yàn)證了本文所提模型和硬件設(shè)計(jì)的正確性與有效性。

圖7 MMC測試算例的仿真結(jié)果Fig.7 Simulation results of MMC test case

3.2 資源消耗

表1給出了MMC測試系統(tǒng)在FPGA中資源占用的情況。從表中可以看出，雖然電氣元件的數(shù)量較多，但是電氣系統(tǒng)占用的邏輯資源比控制系統(tǒng)更少，這是因?yàn)镕PGA對各種電氣元件的求解是以流水線形式實(shí)現(xiàn)的，而MMC換流站的控制器相對復(fù)雜，對兩端換流站控制器的并行建模占用了更多資源。雖然MMC系統(tǒng)整體消耗了89%的邏輯資源，但由于FPGA上的部分運(yùn)算任務(wù)可由DSP來完成[16]，因此通過改變運(yùn)算器的求解模式，可以有效擴(kuò)大MMC實(shí)時仿真器的求解規(guī)模。

表1 MMC測試算例的資源占用情況Tab.1 Computational resource utilization in the MMC test case %

4 結(jié)語

本文結(jié)合MMC系統(tǒng)快速實(shí)時仿真的工程需求，提出了一種基于FPGA的MMC高效實(shí)時仿真模型。通過對橋臂進(jìn)行戴維南等效外加電壓補(bǔ)償策略，有效避免了開關(guān)器件頻繁切換導(dǎo)致的系統(tǒng)節(jié)點(diǎn)導(dǎo)納矩陣更新，提高了實(shí)時仿真效率。進(jìn)一步的，本文基于FPGA開發(fā)了流水線與并行計(jì)算深度融合的MMC實(shí)時仿真硬件平臺，并針對25電平雙端MMC系統(tǒng)開展了仿真測試，驗(yàn)證了模型的數(shù)值精度與平臺設(shè)計(jì)的正確性。本文提出的基于FPGA的MMC模型具有通用性，可為大規(guī)模MMC系統(tǒng)的實(shí)時仿真提供解決思路。

附錄A

表A1 雙端MMC測試系統(tǒng)控制參數(shù)Tab.A1 Control parameters of two-terminal MMC test system