探究CCD控制電路設(shè)計(jì)

劉靖平 李剛

【摘要】 ? ?CCD（電荷耦合設(shè)備）圖像傳感器是光電探測(cè)器，主要組成部分是PN結(jié)，光入射到PN結(jié)的N極區(qū)，光子能量大于等于半導(dǎo)體禁帶寬度hω≥Eg時(shí)，激發(fā)電子-空穴對(duì)。電子和空穴被PN結(jié)耗盡區(qū)中的電場(chǎng)分開，電子存儲(chǔ)在勢(shì)阱中，每個(gè)像素都有一個(gè)勢(shì)阱存儲(chǔ)光生電子，勢(shì)阱是用3個(gè)電極形成的，通過改變3個(gè)電極的電壓，將勢(shì)阱中的電子串行移動(dòng)至輸出放大器。輸出放大器的作用是提供輸出電流，驅(qū)動(dòng)負(fù)載。

【關(guān)鍵詞】 ? ?CCD ? ?電路 ? ?數(shù)據(jù)傳輸 ? ?波形

CCD控制電路由CCD電極驅(qū)動(dòng)電路、CCD信號(hào)放大電路、模/數(shù)轉(zhuǎn)換電路、數(shù)據(jù)采集電路、動(dòng)態(tài)存儲(chǔ)器SDRAM、數(shù)據(jù)傳輸電路組成。其中CCD231光電傳感器包含3個(gè)register電極：，1個(gè)復(fù)位電極：，4個(gè)image電極：。

CCD231包含4096（H）x4112（V）個(gè)像素，image時(shí)鐘將一行像素移入register，然后register時(shí)鐘將4096個(gè)register中的像素依次轉(zhuǎn)移到輸出放大器OSE，OSF，OSG，OSH。每輸出一行像素，image時(shí)鐘將下一行像素移入register，直到所有像素全部輸出完成。

CCD有6種電源：OD，RD，DD，image電源，register電源，復(fù)位電源。電極驅(qū)動(dòng)器采用max4427，最大2A電流，可以滿足image和register電極對(duì)電流的需求。

CCD驅(qū)動(dòng)電流計(jì)算公式：

C：電極等效電容，V：電極電壓，t：上升時(shí)間

模擬電路部分

CCD輸出的信號(hào)是模擬信號(hào)，OS端連接5k電阻，共模信號(hào)動(dòng)態(tài)范圍：9V—24V，差模信號(hào)動(dòng)態(tài)范圍：參考電壓-信號(hào)電壓=0V---2.5V。前端高速運(yùn)放的共模輸入電壓范圍為-3.5V---3.5V，因此，不能將CCD的輸出信號(hào)直接連接到前端運(yùn)放的輸入端，必須用RC高通濾波器隔離低頻共模和直流分量，將高頻差模信號(hào)輸入到運(yùn)放。共模分量的頻率小于1hz，用的高通濾波器阻扼共模和直流分量進(jìn)入前端運(yùn)放。前端運(yùn)放采用低噪聲運(yùn)放ADA4899。

前端運(yùn)放的功能是將CCD OS端輸出的信號(hào)功率放大，運(yùn)放的輸出連接模數(shù)轉(zhuǎn)換器ADC。

CCD傳感器是低噪聲器件，用于微弱光信號(hào)的采集，為獲得更高的信噪比，模擬電路需要將系統(tǒng)噪聲降到最低限度。降低噪聲的方法主要有：選用低噪聲運(yùn)放、按照EMC規(guī)則設(shè)計(jì)PCB、使用濾波器。

運(yùn)放噪聲的計(jì)算方法：

設(shè)運(yùn)放的反相輸入端的電阻為R56，R61，忽略噪聲，因?yàn)橛行┻@個(gè)噪聲成份遠(yuǎn)小于白噪聲。

-3dB信號(hào)帶寬為Δf=GWB/放大倍數(shù)，噪聲帶寬：fn=Δf×1.57。

運(yùn)放放大倍數(shù)：G=1+R56/R61=1+1/4.99=1.2

ADA4899的-3dB信號(hào)帶寬：f=600Mhz/G=500Mhz，

噪聲帶寬：fn=1.57x500Mhz=785Mhz

反相輸入端電阻：R56=1k，R61=4.99K，等效電阻Rn=R56||R61=1kx4.99k/（1k+4.99k）=0.833K

同相輸入端電阻：R55=10K

反相等效電阻的熱噪聲：

同相電阻的熱噪聲：

電壓噪聲：

電流噪聲：

噪聲電流在反相輸入等效電阻上產(chǎn)生的噪聲電壓：

=0.833K×72.8nA=60.7uV

噪聲電流在同相輸入電阻上產(chǎn)生的噪聲電壓：

運(yùn)放的總輸入電壓噪聲：

運(yùn)放的總輸出噪聲電壓：

運(yùn)放輸出的信號(hào)經(jīng)過3階低通濾波器，輸入到ADC，3階濾波器的-3dB截止頻率為20Mhz，噪聲經(jīng)過濾波器后的幅度為：

PCB設(shè)計(jì)

PCB設(shè)計(jì)中，布局和布線對(duì)系統(tǒng)噪聲有很大影響，模擬信號(hào)要避免靠近電源區(qū)域和數(shù)字信號(hào)，電源區(qū)電流變化大，電磁干擾強(qiáng)。敏感的模擬信號(hào)線要用保護(hù)層保護(hù)，信號(hào)線兩邊的保護(hù)線放置過孔陣列，可以有效衰減電磁干擾的強(qiáng)度。

一、電源部分

CCD的電極多，電壓范圍大，需要為每一類電極提供對(duì)應(yīng)的電源。系統(tǒng)輸入電源是直流12V，從12V產(chǎn)生所需的主要電源有：1.2V，1.8V，3.3V，5V，-5V，15V，32V。

二、SPI模塊

ADC、數(shù)字電位器等芯片需要通過SPI總線設(shè)置芯片的工作模式，SPI模塊作為主模式工作，對(duì)SPI從設(shè)備讀寫，將命令模塊發(fā)出的并行數(shù)據(jù)轉(zhuǎn)換成串行SPI格式寫入從設(shè)備，或者將從設(shè)備的串行數(shù)據(jù)讀出轉(zhuǎn)換成并行數(shù)據(jù)發(fā)送到命令模塊，再由命令模塊通過usb總線將從設(shè)備的數(shù)據(jù)發(fā)送到PC機(jī)。

三、UART模塊

UART通用異步串行收發(fā)器是低速數(shù)據(jù)傳輸模塊，用于電路調(diào)試，數(shù)據(jù)速率9600bps，一個(gè)起始位，8個(gè)數(shù)據(jù)位，1個(gè)停止位，RS232標(biāo)準(zhǔn)。UART收發(fā)器與PC機(jī)的RS232端口連接，PC機(jī)的串口軟件通過人機(jī)界面發(fā)出命令，UART模塊收到命令和參數(shù)，然后根據(jù)命令和參數(shù)的定義，做出相應(yīng)動(dòng)作。UART模塊是獨(dú)立功能模塊，不受命令模塊控制。

四、復(fù)位電路

復(fù)位電路為FPGA和USB3.0芯片提供上電復(fù)位和手動(dòng)復(fù)位功能。電源上電需要數(shù)十到數(shù)百毫秒，在這個(gè)過程中電壓不穩(wěn)定，導(dǎo)致上電結(jié)束時(shí)FPGA內(nèi)部邏輯狀態(tài)和USB3014狀態(tài)不確定，復(fù)位電路在電源電壓穩(wěn)定后，發(fā)出復(fù)位信號(hào)，使FPGA電路和USB3014處于確定狀態(tài)。手動(dòng)復(fù)位按鈕為調(diào)試FPGA提供快速復(fù)位工具。復(fù)位芯片IMP811具有去抖動(dòng)功能，手動(dòng)按鍵是機(jī)械元件，在按下和抬起的過程中有10ms左右的抖動(dòng)過程，IMP811能濾除抖動(dòng)產(chǎn)生的信號(hào)跳變。

五、動(dòng)態(tài)RAM DDR2

DDR2的存儲(chǔ)容量256M字節(jié)，工作頻率250Mhz。CCD輸出的圖像信號(hào)經(jīng)ADC轉(zhuǎn)換后存儲(chǔ)在DDR2中。當(dāng)FPGA收到PC機(jī)的傳輸數(shù)據(jù)命令時(shí)，從DDR2中讀取圖像數(shù)據(jù)，通過usb3.1總線傳輸?shù)絇C機(jī)。

動(dòng)態(tài)RAM的特點(diǎn)是存儲(chǔ)容量大，節(jié)省PCB面積，訪問速度快。缺點(diǎn)是電容作為存儲(chǔ)單元，存儲(chǔ)的電荷隨著時(shí)間減少，造成數(shù)據(jù)丟失。

六、模擬信號(hào)的量化方法：逐次逼近

逐次逼近包括：電壓比較器、數(shù)據(jù)寄存器、DAC、控制電路

控制電路使數(shù)字寄存器的最高位為1，其余位為0，輸出0x8000，DAC

輸出0x8000對(duì)應(yīng)的電壓u0，與輸入模擬信號(hào)比較，當(dāng)模擬信號(hào)高于0x8000時(shí)，數(shù)字寄存器的最高位不變，當(dāng)模擬信號(hào)低于0x8000時(shí)，數(shù)字寄存器的最高位變?yōu)?，即0x0000，然后將數(shù)字寄存器的次高位置1，其余未確定位都置0;將最新數(shù)值送入DAC，與輸入模擬信號(hào)進(jìn)行第二輪比較，比較結(jié)果確定次高位的值;剩余未確定位重復(fù)上述過程，直至最低位比較完成，輸出量化數(shù)值。

逐次逼近量化的優(yōu)點(diǎn)是硬件少，轉(zhuǎn)換速度比較快，可以多通道復(fù)用。

七、ADC工作分采樣和保持兩個(gè)階段

在采樣階段，開關(guān)閉合，輸入信號(hào)與保持電容連接，R是芯片內(nèi)部信號(hào)通路的等效電阻，電容的作用是存儲(chǔ)電荷，保持模擬信號(hào)的幅度。

在保持階段，開關(guān)斷開，保持電容與輸入信號(hào)隔離，輸入端呈高阻狀態(tài)。

八、FPGA電路

FPGA是控制電路的核心器件，主要功能是產(chǎn)生CCD的register和image時(shí)序、讀寫ddr2、讀寫usb3014、與PC機(jī)通信、采集CCD數(shù)據(jù)。

九、設(shè)計(jì)語言是VHDL，設(shè)計(jì)方法采用模塊化設(shè)計(jì)，根據(jù)實(shí)現(xiàn)的功能劃分模塊。主要有命令模塊、ADC時(shí)序模塊、CCD時(shí)序模塊、usb模塊、DDR2模塊、UART模塊、SPI模塊。

設(shè)計(jì)總結(jié)

CCD控制系統(tǒng)體積小，功率大，設(shè)計(jì)時(shí)要考慮電源散熱。CCD時(shí)序的上升/下降時(shí)間以及三個(gè)register驅(qū)動(dòng)時(shí)序間的相位關(guān)系必須符合CCD的技術(shù)要求。FPGA功能多，模塊之間協(xié)調(diào)復(fù)雜，需要采用自上向下的方法設(shè)計(jì)SOC系統(tǒng)。USB3總線通信協(xié)議需要考慮故障冗余。

CCD傳感器器具有光子效率高等優(yōu)點(diǎn)，在民用、工業(yè)、天文、遙感領(lǐng)域獲得廣泛應(yīng)用。CCD模擬低噪聲技術(shù)是微弱信號(hào)處理的主要技術(shù)，在醫(yī)療電子、化工、光學(xué)、科學(xué)研究等領(lǐng)域都有廣泛應(yīng)用。