ReSe2/WSe2 記憶晶體管的光電調控和阻變特性*

余雪玲 陳鳳翔 相韜 鄧文 劉嘉寧 汪禮勝

(武漢理工大學理學院物理科學與技術系,武漢 430070)

記憶晶體管是結合了憶阻器和場效應晶體管特點的多端口器件.二維過渡金屬硫化物擁有獨特的電子結構和性質,在電子器件、能源轉化、存儲器等領域都有廣泛的應用.本文以二維金屬硫化物為基礎,制備了ReSe2/WSe2 雙p 型的范德瓦耳斯異質結記憶晶體管,探究其在電控、光控以及光電協控下的阻變特性變化.結果表明: 柵壓是調控記憶晶體管性能的重要手段,可有效地調控開關比在101-105 之間變化;不同波長光照或者光功率密度的變化可以實現記憶晶體管高低阻態和開關比的調控;而且,光電協控也可使器件開關比在102-105 范圍內變化,并分析了不同調控條件下器件阻態變化的原因.此外,在經歷了225 次循環和1.9 ×104 s 時間后,ReSe2/WSe2 異質結構記憶晶體管仍能保持接近104 的開關比,表明器件有良好的穩定性和耐久性,將是一種很有發展潛力的下一代非易失性存儲器.

1 引言

憶阻器是一種連接磁通和電荷的非線性元件,其物理模型由蔡少棠教授從理論推導而出[1].自2008 年實驗室證實存在TiO2憶阻器[2]以來,憶阻器在邏輯運算、非易失性存儲、人工突觸、光電突觸[3,4]等領域引起科學家們的廣泛關注和研究.隨著信息社會的不斷發展,人們對微納電子應用的需求極速增長,傳統的基于大塊金屬氧化物的憶阻器由于存在穩定性低、氧化層厚等問題,難以滿足人們對超高性能計算與非易失性存儲的需求[5,6].而低維半導體材料擁有優良的導電性、高穩定性、高開關比以及良好的靈活性等,是新型電子和光電應用的理想材料[7-9].

如今,很多二維材料已被應用于制備具有超高集成度[10,11]、超低功耗[12]、超高讀寫速度[13,14]的憶阻器.如MoS2作為過渡金屬硫族化合物的典型代表,是憶阻器件中研究最廣泛的二維材料之一.2018 年,Sangwan 等[15]報道了一種基于Au/MoS2(多晶單層)/Au 水平結構的多端口記憶晶體管[16],將憶阻器和場效應晶體管的性能結合在以二維半導體材料為溝道的單個器件中[17],其不僅能響應偏置電壓的輸入信號,還可響應柵極輸入的電信號以及外加光信號,成功實現了多端口調控.

在阻變材料的選取中,除了利用單一的二維材料外,還可以將兩種不同的二維材料構建成范德瓦耳斯異質結來綜合利用它們的光電特性,提升器件性能.2021 年,Zhang 等[18]制備了基于WS2/MoS2異質結的憶阻器,其擁有104的開關比,高低阻態保持時間為 5×103s.與WS2類似,WSe2也具有良好的穩定性,在潮濕的環境中比MoS2更抗氧化[19].而ReSe2是一種具有扭曲三斜結構的二維材料,具有獨特的、各向異性的電子和光學特性.2021 年,Rehman 等[20]利用微機械剝離法制備了基于ReSe2/石墨烯異質結的記憶晶體管,通過改變柵壓(-90 V-90 V)實現了開關比在102-105范圍內的調控.除以上異質結的研究外,2019 年,殷俊[21]通過光刻工藝和磁控濺射法制備了基于W/HfO1.97/HfO1.7/Pt 同質結構的憶阻器,實現了多種突觸可塑性.

目前,關于WSe2和ReSe2搭建范德瓦耳斯異質結[22]制備記憶晶體管的研究報道還比較少.結果表明,基于ReSe2/WSe2的p-p 型記憶晶體管,不僅擁有良好的阻變性能,還擁有優異的穩定性和耐久性,其綜合性能在二維材料記憶晶體管中表現出巨大的潛力;此外,該記憶晶體管在電場、光場和光電協同調控下均表現出明顯的阻態變化行為,有望為基于二維材料憶阻器的研究提供新的思路和方向.

2 實驗部分

制備ReSe2/WSe2異質結記憶晶體管的實驗流程如下: 首先,選用帶300 nm 二氧化硅層的p+型硅襯底,分別使用丙酮和無水乙醇超聲清洗10 min 和5 min,氮氣吹干備用;接著進行二維材料的轉移,采用微機械剝離法先轉移WSe2到硅襯底上,然后利用轉移平臺,借助PDMS 膠帶輔助將ReSe2搭在WSe2上形成異質結構;緊接著在異質結上部旋涂一層光刻膠,通過紫外光刻定制溝道寬為10 μm 的電極圖案,再用顯影液將電極圖案顯出;之后,通過熱蒸發在器件上表面沉積一層50 nm 厚的金膜;最后,使用Lift-off 工藝,用丙酮清除多余的光刻膠和金膜,就可以得到Au/ReSe2/WSe2/Au 結構的記憶晶體管,器件結構如圖1 所示.

圖1 ReSe2/WSe2 異質結晶體管的結構圖Fig.1.Structure diagram of the ReSe2/WSe2 heterojunction memtransistor.

ReSe2/WSe2異質結的表面形貌用DI Nanoscope Ⅳ原子力顯微鏡表征;拉曼光譜利用LabRAM HR Evolution 光譜儀測試,激發波長532 nm;器件的I-V性能利用Keithley 4200-SCS 半導體參數測試儀分析;使用Keithley 2400 源表測試阻態保持特性.以上測試均在室溫、空氣、電磁屏蔽條件下進行.

3 結果與分析

3.1 器件的微觀表征及分析

圖2(a)給出了ReSe2/WSe2異質結的原子力顯微鏡(AFM)圖.從圖2(a)可以看出,微機械剝離法制備出來的ReSe2和WSe2表面形貌都很平整.沿圖2(a)中白線所示的厚度變化示于圖2(b),可以發現,ReSe2層的厚度大約為8 nm,WSe2層的厚度大約為16 nm.根據研究結果,單層ReSe2的厚度大約是0.7 nm,單層WSe2的厚度也約為0.7 nm,所以該結構中ReSe2約有11 層,WSe2約有22 層,均為典型的多層結構.圖2(c)給出了ReSe2和WSe2的拉曼光譜,其中WSe2的主特征峰位于249 和260 cm-1,分別對應和2LA 振動模式[23].和WSe2相比,由于ReSe2層獨特的三斜結構,ReSe2的特征峰眾多,分布在100-270 cm-1之間[24].我們標記了其中主要的峰位,如127,163和177 cm-1,分別對應A1g,E1g和E2g振動模式.

圖2 ReSe2/WSe2 異質結的形貌表征(a)ReSe2/WSe2 異質結的AFM 圖;(b)沿圖(a)中白色箭頭的厚度數據圖;(c)WSe2 和ReSe2 的拉曼光譜圖Fig.2.Surface topography image of ReSe2/WSe2 heterojunction memtransistor:(a)AFM image of ReSe2/WSe2 heterojunction;(b)height profile of ReSe2/WSe2 along the thin white line in panel(a);(c)Raman spectra of the WSe2 and ReSe2 layer.

3.2 器件的高低阻態和穩定性測試

為了研究Au/ReSe2/WSe2/Au 記憶晶體管的阻變開關特性,圖3(a)給出了黑暗條件下、柵壓Vg=0 V 時對器件施加源漏雙向掃描電壓時得到的Id-Vds特性曲線,源漏電壓Vds變化范圍分別為-5-5 V,-10-10 V,-15-15 V 和-20-20 V,圖中的箭頭和數字分別代表掃描的方向和順序;Id為漏電流.對器件測試之前,首先對器件施加一個單向負偏壓進行初始化(0→-Vds),將器件從高阻態(HRS)改變為低阻態(LRS).然后施加雙向掃描電壓,其掃描順序為-Vds→0 V,0 V→Vds,Vds→0 V,0 V→-Vds,分別對應圖中的1,2,3,4 過程,而過程4 又將作為下一個雙向掃描的初始化過程.

由圖3(a)可以發現: 不同的源漏掃描電壓范圍下,器件擁有不同的憶阻特性,掃描電壓范圍越大,開關比越高,如Vds=-20-20 V 時,開關比可達1.39×106.此外還可以看出,器件表現出明顯的非易失性雙極性阻變行為,而且處于負偏壓下的特性曲線繞出了“8”字樣.在I-V回掃中,器件中的電荷存儲在多層ReSe2,WSe2內部的缺陷及兩種材料接觸界面處的陷阱中,此時的工作機制應為電荷俘獲和釋放機制(charge trapping/detrapping process)[25-27].因為在阻變材料和憶阻器的制備過程中,不可避免地會引入一些缺陷和雜質,而這些雜質和缺陷的存在會在材料的禁帶中引入缺陷或雜質能級.在器件的阻變開關過程中,這些雜質和缺陷作為電荷陷阱將會俘獲大量的載流子,導致器件的初始狀態處于高阻態;當這些電荷陷阱釋放被俘獲的載流子時,器件的電阻迅速減小,器件將由高阻態轉變為低阻態.因此器件中的雜質和缺陷對載流子的俘獲和釋放實現了器件的阻態轉變.

為了研究ReSe2/WSe2異質結的穩定性,在黑暗條件下對器件進行了225 個周期的循環測試,源漏掃描電壓為-15-15 V.圖3(b)給出了器件在進行225 次循環周期下的高低阻態變化圖.由圖3(b)可以看出,隨著循環周期的進行,器件的高阻態電阻值雖有上下浮動現象,但總體保持穩定(阻值高于1010Ω),低阻態則自始至終都很穩定.值得注意的是,器件在225 個循環周期下仍然能保持高于104的開關比,說明器件不僅擁有良好的開關性能,還擁有良好的穩定性.同時也探究了器件的耐久性,讀取電壓仍為2.4 V,測試結果示于圖3(c).測試結果顯示:在1.9×104s 時間內,器件的高低阻態幾乎不隨時間變化,始終能保持接近104的開關比.

圖3 在0 V 柵壓下,Au/ReSe2/WSe2/Au 記憶晶體管的阻變特性(a)在不 同源漏掃描電壓下的Id-Vds 特性曲線;(b)連續225 次循環周期下器件在Vds=2.4 V 時的高低阻值變化圖;(c)器件在室溫下高低阻態保持特性圖Fig.3.Resistance characteristics of the Au/ReSe2/WSe2/Au memtransistor at Vg= 0 V:(a) Id-Vds characteristic curves of Au/ReSe2/WSe2/Au memtransistor at different source drain sweeping voltages;(b)reversible resistance switching between the HRS and LRS over 225 cycles at Vds=2.4 V;(c)the retention characteristics of the device at room temperature.

為了明確Au/ReSe2/WSe2/Au 記憶晶體管的阻變轉換機制,圖4(a)給出了ReSe2和WSe2單獨的能帶結構,其中ReSe2和WSe2的帶隙分別為1.08 eV[28]和1.5 eV[29].雖然ReSe2和WSe2均為p 型材料,但ReSe2的費米能級(EF=-4.27 eV)高于WSe2的費米能級(EF=-4.75 eV),因此兩者接觸形成平衡態時,ReSe2能帶整體下移,而WSe2能帶整體上移,在兩者交界處形成p-p 結的內建電場,平衡條件下兩者間形成的能帶圖示于圖4(b),其中EC和EV分別表示導帶底和價帶頂.

圖4 ReSe2/WSe2 記憶晶體管的阻變轉換機制分析(a)ReSe2 和WSe2 單獨的能帶圖;(b)ReSe2/WSe2 異質結的平衡能帶圖;(c)負偏置電壓下的雙對數Id-Vds 曲線Fig.4.Resistance switching mechanism analysis of ReSe2/WSe2 memtransistor:(a)Energy band arrangement for ReSe2 and WSe2;(b)energy band diagram of ReSe2/WSe2 heterojunction;(c)logarithmic Id-Vds curves of the memtransistor in the negative bias region.

測試時ReSe2作為漏端,WSe2作為源端.雖然整個Vds掃描循環是以順時針方向來切換高、低阻態,但負偏壓方向與p-p 結的內建電場方向相反,因此阻態轉換的工作機制和以n 型溝道材料為主的憶阻器基本類似.在初始化過程(“4”過程)中,電壓從0 V→-Vds,隨負偏壓的增加,內建電場被削弱,因此器件雖然保持HRS,但電流不斷增加;當電壓為-Vds時,器件轉為LRS.這個轉變過程是緩慢的,和氧化物憶阻器中的基于導電細絲導電的機制完全不同[30,31].在“1”過程中,電壓從-Vds→0,雖然外加偏壓在下降,內建電場逐漸恢復,但器件保持LRS.當偏壓為0 V→Vds時,外加偏置電壓的方向與內建電場方向相同,不斷增強內建電場,但此時存儲在缺陷和陷阱中的空穴不斷被提取出,器件保持LRS,對應“2”過程.當正偏置電壓達到Vds時,內建電場得到增強,導致器件從LRS 轉變為HRS;并保持HRS 狀態從Vds掃回0 V,對應“3”過程.

為進一步分析Au/ReSe2/WSe2/Au 記憶晶體管的導電機制,將0 V→-15 V 時器件從HRS 到LRS 過程中(即“SET”過程)的Id-Vds曲線以雙對數坐標軸的形式繪于圖4(c).此線即圖3(a)中的“4”線,為了方便數學處理,電壓以|Vds|表示.由于ReSe2/Au 電極、WSe2/Au 電極形成的肖特基勢壘以及ReSe2/WSe2界面間的內建電場,器件初始表現為HRS.隨著負向掃描電壓的增加,WSe2和ReSe2中的空穴開始填充器件中的缺陷直至飽和,此時器件電流逐漸增加,但電阻始終保持HRS.

從Id-Vds曲線的斜率判斷,當負偏壓較低時,曲線的斜率為2,滿足Child 公式(I∝V2),表明此時是淺缺陷控制的空間電荷限制電流傳導,當負偏壓進一步增加,曲線斜率增加到4、甚至5,此時I∝Vα(α＞2),對應陷阱填充限制,反映載流子被更深的陷阱所俘獲.隨著反向偏壓的進一步增加,肖特基勢壘和內建電場逐漸降低,當電壓達到-15 V 時,器件阻態從HRS 轉化為LRS.只是此時電流反而有所下降,可能原因是由于外加電壓的下降,空穴迅速被ReSe2和WSe2中更深層的缺陷俘獲導致載流子濃度降低[32].

3.3 器件的電場柵極調控

為了探究ReSe2/WSe2記憶晶體管的電控性能,對器件施加小幅度的正、負柵壓,得到的Id-Vds特性曲線如圖5 所示.在圖5(a)中,隨著柵壓從-0.1 V 變化到-1 V,負偏置電壓下低阻態的Id向高電流方向移動,反映了記憶晶體管的p 型特性,此時低阻態的阻值隨負柵壓的增大而減小.而且,施加的負柵壓越大,低阻態下的Id-Vds曲線越往上移動,當Vg=-1 V 時曲線不再繞“8”字,形成了完整的閉回曲線.同時,-1 V 以內的負柵壓對正偏置電壓下的阻變特性幾乎沒有影響.而由圖5(b)可以看出,對于1 V 以內的正柵壓,負偏壓下的電流隨柵壓增加明顯下降,但對器件正偏置電壓下的阻變特性影響不大.

圖5 在-1 V ＜Vg ＜1 V 范圍中,不同柵壓下ReSe2/WSe2 記憶晶體管的阻變特性(a)負柵壓Vg=-0.1--1 V 時的Id-Vds 特性曲線;(b)正柵壓Vg=0.1-1 V 時的Id-Vds 特性曲線(0 V 作為參考)Fig.5.Resistance characteristics of ReSe2/WSe2 memtransistors at different gate voltages in the range of -1 V ＜Vg ＜1 V:(a) Id-Vds characteristic curves at negative gate voltage Vg=-0.1--1 V;(b)Id-Vds characteristic curves at positive gate voltage Vg=0.1-1 V(the black line with Vg=0 V is as a reference).

較高柵壓下測試ReSe2/WSe2異質結記憶晶體管的電控性能,結果示于圖6.從圖6(a)可以看出,由于器件的p 型特性,當負柵壓|Vg|≥10 V 時,器件在負偏置電壓下的高低阻態電流均對比零柵壓時有明顯增加,此外,在正偏置電壓下的低阻態電流基本保持不變,而高阻態電流有小幅度的上升.圖6(b)顯示了正柵壓Vg≥10 V 時器件的Id-Vds特性曲線,此時圖中的Id-Vds曲線變為單極性.從圖6(b)可以看出,隨著柵壓的增加,正偏置電壓下的HRS 電流急劇增大,當Vg增加到25 V 時,HRS 電流上升到10-9A 以上,相比Vg=0 V時上升了3 個數量級,而LRS 電流相對來說幾乎不變,這導致器件在Vds=2.4 V 時的開關比急劇減小.

圖6 高柵壓(|Vg|＞10 V)時,不同柵壓下Au/ReSe2/WSe2/Au 器件的阻變特性(a)負柵壓Vg=-10--25 V 時的Id-Vds 特性曲線(其中0 V 曲線作為參考);(b)正柵壓Vg=10-25 V 時的Id-Vds 特性曲線Fig.6.Resistance characteristics of Au/ReSe2/WSe2/Au device at higher gate voltages(|Vg|＞10 V):(a) Id-Vds characteristic curves at negative gate voltages Vg=-10--25 V(the black line with Vg=0 V is as a reference);(b) Id-Vds characteristic curves at positive gate voltages Vg=10-25 V.

為闡明ReSe2/WSe2記憶晶體管的阻變機理,圖7 給出負偏置電壓(Vds＜0)時,不同柵壓下ReSe2/WSe2記憶晶體管的簡化能帶圖.從圖7 可以看出: 有外加負偏壓時,空穴從源端注入,越過WSe2/Au,ReSe2/Au 肖特基勢壘以及ReSe2/WSe2界面勢壘,進入漏端,形成溝道電流,此時能帶圖示于圖7(a).當外加負柵壓時,ReSe2/WSe2中的準費米能級下移,由于WSe2和ReSe2均為p 型材料,溝道中以空穴導電為主,準費米能級的下移使空穴更容易從源端進入WSe2中,如圖7(b)所示,因此溝道中空穴濃度增加.又因為負偏置電壓會降低ReSe2/WSe2界面勢壘,因而當Vg=-1 V 時,低阻態電流增長得更快,負偏置電壓下的曲線不呈現“8”字,而是形成了一條完整的閉合曲線,如圖5(a)所示.當外加較高的負柵壓時,在負偏壓范圍內,器件的高低阻態電流均有明顯的提升;而在正偏壓范圍內,器件的低阻態電流僅依賴于Vds的掃描范圍[33],對柵壓并不敏感,僅高阻態電流有小幅增長.

圖7 Au/ReSe2/WSe2/Au 記憶晶體管的簡化能帶圖(Vds＜0)(a)Vg=0 V;(b)Vg＜0 V;(c)Vg＞0 VFig.7.Simplified band diagram of Au/ReSe2/WSe2/Au memtransistor(Vds＜0):(a)Vg=0 V;(b)Vg＜0 V;(c)Vg＞0 V.

當外加正柵壓時,ReSe2/WSe2中的準費米能級上移,對于源端的空穴來講,進入到WSe2層中的勢壘升高,溝道中載流子明顯減少,如圖7(c)所示,因此正柵壓降低了溝道中的空穴濃度.負偏置電壓下,器件高、低阻態的電流均出現了下降,在較高的正柵壓下,甚至改變了記憶晶體管的極性,如圖6(b)所示.而外加正偏置電壓時,正偏置電壓增強了內建電場,但較高的正柵壓會抑制WSe2/Au肖特基勢壘,這兩者的共同作用導致器件中高阻態電流有較大增加,而低阻態電流對柵壓的影響不敏感,基本保持不變,因此器件的開關比急劇下降.

表1 列出了柵壓在0-25 V 范圍內變化時器件在Vds=2.4 V 的HRS 和LRS 阻值以及對應開關比.可以看出,當柵壓增加,HRS 阻值快速降低,而LRS 阻值小幅度增加,以致開關比持續地減小.當Vg=25 V 時開關比已從Vg=0 V 時的2.66×105降至4.70×101.

表1 不同正柵壓下器件的詳細參數Table 1. Detailed parameters of the device under different positive gate voltages.

因此,對器件施加正、負柵壓都可以調節器件的開關比.相比于Vg=0 V,當Vg=10 V 時開關比就能被調控超過2 個數量級,Vg=25 V 時能被調控將近4 個數量級,由此可見,正柵壓可大幅度調控器件的開關比,從2.66×105降至4.70×101.負柵壓下,由于高阻態電流有所上升,當Vg=-25 V時器件開關比達到最小值2.52×103,因此可實現開關比在2.52×103-2.66×105范圍內的調控.

3.4 光場柵極調控

為了探究光場對器件性能的影響,對器件施加不同波長的單色光照射,入射波長光功率密度為0.15 mW·cm-2,在Vg=0 V 下測試其Id-Vds特性,得到的結果如圖8 所示,其中暗場條件下的Id-Vds曲線作為參考.圖8 中顯示,器件的高阻態Id在正偏壓下明顯增加,這是因為ReSe2層和WSe2層都是良好的光吸收層[34,35].對器件施加不同波長光照后,其Id-Vds特性曲線呈現出可調的高電阻狀態.入射波長為500 nm 時,對應高阻態電流最大,隨波長進一步增加,器件在正偏置電壓下的高阻態電流逐漸降低,表明ReSe2/WSe2異質結對500 nm波長的光吸收率最高.

圖8 Au/ReSe2/WSe2/Au 器件在不同波長光柵調控下的Id-Vds 曲線Fig.8.Id-Vds curves of the Au/ReSe2/WSe2/Au device under optical modulation with different wavelengths.

當施加400-800 nm 的波長光照時,器件的阻態變化主要歸因于光生伏特效應,光照在溝道材料中產生電子-空穴對,并在內建電場的作用下快速分離形成光生電流.ReSe2/Au 和WSe2/Au 界面上的表面態可俘獲光生載流子,降低肖特基勢壘高度,因此光照的效果類似于外加正柵壓,此時能帶變化可參考圖7(c),引起高阻態電流的明顯上升,器件開關比下降.當光照波長增加到1000 nm時,器件對入射光波的吸收減弱,此時的開關比恢復到接近黑暗條件下的開關比.

不同光功率密度對器件阻變特性影響的結果示于圖9.參考圖8 的結果,分別選取波長為500,800和1000 nm 的光照.圖9(a)中,當λ=500 nm 時,隨入射光強從3.53 μW·cm-2增至1.16 mW·cm-2,低阻態電流基本無變化,而正偏壓下的高阻態電流逐漸增加,表明HRS 阻值不斷下降.因為ReSe2/WSe2結構在500 nm 附近的光響應最高[29],光照在ReSe2層和WSe2層中產生電子-空穴對,光生載流子在內建電場的作用下分離,分別移向源極和漏極,增加了溝道內載流子的濃度,因此光功率密度變化可調節器件的開關比.在圖9(b)中,λ=800 nm時,器件的光吸收減弱,表現為高阻態電流隨著光強的增加增長緩慢,因此800 nm 波長的光照對器件的阻變特性影響較小.圖9(c)中,由于ReSe2/WSe2結構對1000 nm 波長無明顯吸收,此波長的光強變化對阻變特性基本無影響.

圖9 不同波長、不同光強下器件的Id-Vds 特性曲線(a)500 nm光照;(b)800 nm 光照;(c)1000 nm 光照Fig.9.Id-Vds curves of the device under different wavelengths and powers:(a)500 nm illumination;(b)800 nm illumination;(c)1000 nm illumination.

受實驗條件限制,三種波長下的光功率取值并不完全相同,但不同波長下的光強均涵蓋了3 個數量級的變化,且得到的結論保持一致,即在器件發生光吸收的情況下,隨著光照功率密度越大,正偏壓下高阻態電流增加,器件的開關比減小.

3.5 光場和電場的雙柵協控

從前面單獨的電場、光場對器件性能調控的結果可知,柵壓和光照都能有效調控器件的高阻態,從而在一定范圍內調控器件的開關比.為了研究電柵和光柵協控對器件性能的影響,在500 nm 波長光照下,入射功率保持0.15 mW·cm-2時,對器件施加不同的柵壓,得到的Id-Vds曲線如圖10 所示.

由圖10 可知,在500 nm 波長光照下施加柵壓,對器件的阻變特性有明顯的調控效果.在圖10(a)中,隨著負柵壓的不斷增加,器件的Id整體向上移動,這和圖6(a)中暗條件下加負柵壓的結果類似.當Vg=-25 V 時,溝道中的空穴濃度明顯增加,加上外加光照的雙重影響,正偏壓下的HRS 電流有較大增加,導致器件的開關比下降.在圖10(b)中,當外加正柵壓時,Id-Vds曲線轉化為單極性曲線,這個結果和圖6(b)的結果類似,都顯示出正柵壓使曲線從雙極性變為單極性.與圖6(b)不同的是,在500 nm 波長光照下,此時器件從雙極性轉變為單極性所需要的最小柵壓僅為5 V.同樣,過高的正柵壓會增加正偏壓下的HRS 電流,引起器件的開關比下降.

圖10 500 nm 波長光 照和電場同時調控下器件的阻變特性(a)負柵壓Vg=-5-25 V 時的Id-Vds 曲線;(b)正柵壓Vg=5-25 V 時的Id-Vds 曲線Fig.10.Resistance characteristics of electric and light dual-gate tunable memtransistor with illumination wavelength of 500 nm:(a) Id-Vds curves at negative gate voltages Vg=-5-25 V;(b)Id-Vds curves at positive gate voltages Vg=5-25 V.

將500,800 和1000 nm 光波長照射下,器件的高低阻態以及開關比隨柵壓的變化總結于圖11.

圖11 光場和電場的雙柵協控下,Au/ReSe2/WSe2/Au 記憶晶體管特性(a)器件的高低阻態隨柵壓、波長的變化;(b)開關比隨柵壓、波長的變化Fig.11.Electric and light dual-gate tunable Au/ReSe2/WSe2/Au memtransistor:(a)The high and low resistance states of the devices under different gate voltages and different incident wavelengths;(b)on/off ratio of the devices under different gate voltages and different incident wavelengths.

從圖11 可以看出,當入射波長為500 nm 時,溝道材料出現很強的光吸收,導致溝道內光生載流子濃度迅速升高,HRS 的電阻明顯降低,器件開關比變小.并且,HRS 和LRS 受柵壓的影響并不相同.LRS 主要受偏置電壓Vds掃描范圍的影響,對柵壓不敏感,因此柵壓變化過程中,LRS 基本保持不變.對于HRS,外加負柵壓時,會從源端向溝道內注入大量的空穴,導致電阻值的下降,而正柵壓下,源、漏電極處的肖特基勢壘被抑制,同樣帶來電阻值的下降.因此,器件開關比從Vg=0 V 時的1.07×104降到Vg=-25 V 時的3.11×102和Vg=25 V 時的1.17×102.

當入射波長增加到1000 nm 時,由于ReSe2/WSe2材料對此波段光照基本不吸收,溝道內載流子濃度降低,開關比與暗條件下開關比接近,為4.91×105.在負柵壓調控時,此時光照影響可忽略,柵壓的增加引起溝道中載流子的注入,高阻態電阻降低到不足109Ω,開關比低至1.54×102.正柵壓調控時,較高的柵壓抑制了肖特基勢壘,高阻態電阻降為109Ω,開關比降低到4.89×102.而對于800 nm 光照,高、低電阻和開關比變化趨勢與500和1000 nm 結果基本一致,開關比變化范圍為3.07×102-8.34×104,位于兩者之間.

4 結論

本文通過微機械剝離法制備了ReSe2/WSe2雙p 型記憶晶體管,并系統地研究了電學柵控、光學柵控和光電雙柵協控下器件的阻變特性和阻變機制.暗條件下,該記憶晶體管可實現105的開關比、225 個循環周期以及1.9×104s 的保持時間,表明其擁有優異的循環穩定性和耐久性.而通過改變柵極電壓、光照條件以及兩者的組合,可實現可調開關比.與n 型記憶晶體管有明顯區別的是: 負柵壓將增加溝道中的空穴濃度,此時開關比變化不如加正柵壓時變化明顯.正柵壓條件下,開關比變化范圍為101-105;而負柵壓下,開關比變化范圍僅為103-105.同時,對比了不同光照和光功率密度對器件開關比的影響,發現器件在有光吸收的情況下,隨著光照功率密度增加,HRS 電阻減小,器件的開關比降低.在電柵和光柵協同控制時,器件開關比的調制范圍為102-105.阻態可調的ReSe2/WSe2記憶晶體管為模擬電路帶來了新的發展方向,同時有實現高穩定性、高集成度的大規模集成憶阻器矩陣的潛力,在人工智能和類腦計算領域具有廣闊的應用前景.