基于鎖相環（PLL）技術的高頻信號發生器設計

doi：10.3969/j.issn.1672-6375.2023.11.006

摘 要：高頻信號合成技術發展迅猛，其應用范圍也越來越廣泛。本文主要從原理、結構、特性、理論等幾個方面研究GHz高頻信號的產生，讓其信號的特性變地更好，從而實現高頻信號的穩定輸出。高頻信號主要是通過頻率合成技術來實現的，特別是GHz的頻率更高。頻率合成技術是高頻信號的產生與合成的一種特殊方法。輸出頻率范圍寬，信號本身的雜散抑制和諧波抑制好，頻率轉化所用的時間少，頻率分辨率較高等是其高頻信號最大的特性，由于具有這些優勢和特性。使得頻率合成這種方式被更多的人所關注，加之在通信、導航等領域高頻信號的快速發展，讓其應用范圍不斷擴大。不僅在雷達設計方面、電子對抗等軍事領域得到了很好的應用，而且在遠距離測試、無線通信、儀器儀表的設計等民用領域方面，它的應用也是很普遍的。

關鍵詞：高頻信號；頻率合成技術；雜散抑制；諧波抑制

中圖分類號：TN725" " " " " " " " " " " " " " " " " " " " " " " " " " " " " " " 文獻標志碼：A

高頻信號合成技術是一種頻率的信號經過特定的設備操作和處理后產生的。在通信、測量、雷達等領域都可以廣泛使用這類設備，實用價值非常大。隨著集成電路（IC）與微電子技術的快速發展，頻率合成（DDS）技術繼承了早期的直接頻率合成與間接頻率合成技術^[1]，成為第三代頻率合成技術。此技術是以數位訊號處理理論為基礎，經過分析信號的幅值及相位關系來達到頻率合成的技術。該信號合成設備具有許多優點，如頻率解析度高，轉換頻率速度快，相對帶寬寬，信號相位變化能力連續，輸出任意波形，調制數字等。該技術在不同領域廣泛應用，如儀器儀表，遙控遙測通信、雷達、電子干擾、導航、廣播電視等。尤其在短波跳頻通信中，要求頻率和相位在極短的頻率間隔內快速切換的同時，信號需要在更廣的頻帶上不斷變化。因此，選擇本振信號源使用DDS技術是再理想不過的事情了。這種方法在頻率解析力和轉換速度都非常出色的情況下，既簡單可靠又易于控制，對于快速跳頻通信的需求非常適用。但DDS技術的單獨應用，并不能達到以GHz數量級為單位的輸出頻率。GHz數量級別的信號頻率輸出只有通過鎖相環（PLL）頻率合成技術才能實現。合成PLL頻率的作用十分顯著。鎖相環是回饋式電路的一種，它在電路中的主要作用是使時鐘信號保持相位同步，并使之同步于附加的相位。這是通過比較外部信號的相位和壓控振蕩器VCO反饋的信號來實現鎖相環（Phase Locked Loop）在電路系統中的工作原理^[2]。這樣輸出信號的頻率、相位就能變得同步。與此同時，鎖相環系統還能不斷地將反饋信號與外部晶振產生的信號進行比較，最終使二者的相位達到一致。

1 鎖相環的基本原理及特性

從原理上分析鎖相環的工作方式，如果輸入信號設置為標準正弦，再設置壓控振蕩器輸出，標準余弦，然后讓兩者的信號都輸入到鑒相器中，在對照兩者的相位之后，再進行內部的相關處理。最終鑒相器會經過內部處理輸出一個誤差電壓，其實就是與二者相位差組成一定的比例電壓。

回路濾波器接收到鑒相器發出的信號后，濾除其中的高頻分量，再將電壓信號傳送至一個頻率與回路濾波器所輸出的電壓信號在一定范圍內成正比例關系的壓控振蕩器VCO輸出輸入端口。當檢測到二者輸出信號的頻率大小不一致時，在進入壓控振蕩器VCO后，再通過環狀濾波器，從而改變VCO的輸出信號時，就會從鑒相器內部傳出一個低頻分量。前期環路濾波器設計的各個參數必須要非常好，最終的輸出信號將保持一致，VCO輸出信號的頻率將不再發生變化，此時，整個鎖相環路模塊將到達“鎖定狀態”^[3]。

2 鎖相環的組成

鎖相環技術，即PLL技術，通過鎖相環合成輸出信號頻率是其主要實現方式。它主要由4個部分組成： 鑒相器、環路濾波器、壓控振蕩器和分頻器，其組成如圖1所示。

3 鎖相環的數學理論分析

因為 PLL 采用的是負反饋技術，所以要從它的傳輸特性出發，才能有一個全面的認識。鎖相環電路整體上由4個模塊構成^[4]，如圖2所示，K_d表示鑒相器的增益，單位是V/rad，F（s）表示環路濾波器的傳輸特性，K_v振蕩器系數，N表示分頻比。

4 鎖相環路系統整體的相位噪聲分析

鎖相環主要有3大部分，它們各自都會或多或少地將不同的噪音帶入鎖相環電路系統中。因此，借助 PLL 的線性相位模型，如圖3所示，f_c表示輸入信號的頻率，K_d表示鑒相器的增益，單位是V/rad，F（s）表示環路濾波器的傳輸特性，K_v振蕩器系數，N表示分頻比，研究系統整體的相位噪聲的性質。

5 降低鎖相環路相位噪聲的方法

在實際工程中，鎖相環的相位噪聲控制對于工程的實際效果非常重要，鎖相環電路系統應用的地方，基本都會有噪聲和干擾的作用。我們可以很明顯地觀察到噪聲和干擾主要源于2個方面：輸入噪聲和輸入噪聲占主要部分的諧波干擾，這2個干擾是由信號和電路系統共同輸入的；信號源和信道產生的白高斯噪聲在信號調制過程中會形成調制噪聲，并作為環路的一部分，在提取載波時進行調制。環狀元件產生的內部雜音和諧波以及環狀元件產生的雜音和諧波等寄生干擾，也會造成壓控振蕩器控制端的雜音干擾。控制相位噪聲有下面幾種方法可以借鑒應用：

（1）回路輸出相位產生隨機抖動，增加了回路抓取的難度，減少了循跡性，不可避免地會對噪音和擾動造成沖擊。短期頻率穩定性變差的微波固態信號源，若使用回路作為頻率合成信號源，會造成不純的輸出頻譜。輸出訊號的信噪比會因噪音的干擾增強而下降，同時回路失鎖率及跳轉也會因此提升而造成限時效果。給出的相位雜散參考值，由于倍頻高時，系統整體的相位雜訊也會因為倍頻次數變小而變小，一般會比晶體的相位雜訊參考值和倍頻的相位雜散參考值高。

（2）對于控制壓控振蕩器，重點研究的是GHz信號的相位噪聲；在設計環狀濾波器時，盡可能采用封裝較小的元件，主要的 RF 電路也應采用環狀濾波器設計。

（3）鎖相環PLL對電路的設計要求較高，所以在PCB板布設時，為了提高回路抓取性能，應遠離鎖相環PLL主要電路的電源，并注意濾波。通常在鎖相環回路設計時，為了降低相位噪音，通常會優先考慮回路的循跡性能和濾波性能。需要用一些輔助捕捉法。此外，環路內常要求加裝輔助捕捉器，以有效克服拖滯和假鎖。

（4）保證電路信號功率不過大才能增加信號本身的信噪比、濾波器開環增益與閉環式增益的關系以及相位噪聲。環狀增益，是以環狀頻寬為轉折頻率，在相位雜訊圖中，這個點與轉數頻率的相位雜訊曲線相對應。若設計的鎖相環噪音過大，比起設定的回路頻寬，更大的轉向頻率會出現在頻譜分析儀上。

（5）采用了感光度更高的相片，使相片PD與壓控振蕩器 VCO 之間的相位噪聲對系統整體的干擾較小，選用具有較大值的鑒相器和具有較小值的壓控振蕩器VCO更有利于電路。

（6）最后，在壓控振蕩器的設計上，在保證電路工作帶寬的同時，也要特別慎重地選擇變容二極管的參數特性。

6 降低鎖相環路雜散的方法

鎖相環不可避免地會受到噪音和干擾的影響，不管是在什么樣的應用場合下工作。作為鎖相回路的重要參數，回路雜散應適當采取一些對系統總體輸出信號非常有利的措施來降低或抑制雜散。經過上面的分析可知，要注意以下幾個方面：

（1）壓控振蕩器電路有非常多的形式，常用的有以下幾種：壓控振蕩器、 晶體壓控振蕩器、負阻壓控振蕩器、壓控振蕩器等。在電路中可采用串接或聯接線性電容器的方式來提高壓控特性的線性性能，背對背或面對面連接的方式都可以選擇。在一些應用場景中（例如頻率合成器）要求盡可能低地控制壓控振蕩器的開環噪聲，在這種情況下，應注意改進負載質量因素，并在設計電路時適當提高振蕩器的驅動功率。壓控振蕩器是以減少激勵級內阻和減少振蕩管噪聲系數為關鍵的線性調頻振蕩器，一定要有很好的頻率穩定性，包括長短期都要有很好的頻率穩定性。至于操控靈敏度，則有待改進；線性的操控已取得不錯的成績；線性區要盡可能寬，但也不能太寬。環路濾波器的設計往往面臨著前后矛盾的需求，要做出折中的考慮，尤其要注意濾波器的階數選擇，因為它直接影響了整個系統的雜散信號和性能的壓制效果。可在階值上適度提高，同時縮小帶寬大小，以降低或抑制PLL的雜散。當二者均處于最佳狀態時，階級值可適當提高。同時其帶寬的大小也需要進行縮減。

（2）鑒相儀（PD）是檢測輸入信號的相位和反饋信號的相位區別的一種相位比較裝置。輸出的誤差訊號是差異的函數，即可以有各種不同的辨相特性，如弦形、三角形、鋸齒形等。模擬相乘串接低濾波器可用作常用的正弦鏡，也會對環狀雜散產生一定的影響，對降低頻率的環狀雜散也會有適當的改善幫助。

（3）要讓頻差最小化還要采取和前者一樣的措施，將作用于回路的起始頻差減到最小，從而縮短回路的抓取時間。然而，循跡性與濾波性的要求相矛盾的是增加回路增益或濾波器的頻寬會提高回路的循跡性。一般在設計回路時，循跡性能和濾鏡性能總是以回路優先，而輔助捕獲的一些方法則滿足了捕獲性能的要求，循跡性能和濾鏡性能在設計回路時總是以回路優先。此外，回路上為了減少雜散，以有效克服延滯和假鎖，也常要求加入輔助捕捉器，以盡量避免或少使用混音器類別的裝置。

（4）噪音與干擾會造成回路輸出相位的隨機抖動，使回路鎖止難度增加，循跡精確度降低。若利用回路合成訊號的頻率作為微波固態訊號的來源，短期頻率穩定性下降，則會造成輸出頻譜純度降低的現象。若以回路為MODEM，輸出信噪比下降，干擾及噪音較強，亦會使回路出現跳轉及鎖止風險增加。為減少此影響，建議將適當的脫耦電容、電阻加入電源中，并實行限閘作用。回路雜散可適當減少或抑制^[5]。

（5）在頻率合成電路中，由于有源濾波器在使用放大器時會引入雜訊，因此應選擇使用無源濾波器。因此，與無源濾波器的PLL輸出相比，使用有源濾波器的相位鎖定環（PLL）產生的頻率會有更好的相位雜訊表現。所以無源濾波器在設計上會盡可能地采用，最常用的結構是三階無源濾波器。通常情況下，PLL頻率合成器的電荷泵電壓VP一般設置在5 V或稍高一些。電荷泵電流會通過環狀濾波器進行積分，最終控制電壓的峰值會維持在VP以下或接近VP。無源濾波器可以完美工作，產生高質量的高頻信號，只要VCO/VCXO的控制電壓在指定范圍內。

（6）參考雜散是鎖相環系統電路中常見的雜散信號。由于電荷泵源電流與匯流不匹配、電荷泵漏電、電源本身退耦不夠等原因，這些雜散信號增大。在接收器設計中，有用的信號頻率可能會產生干擾接收器靈敏度，當雜散信號混合其他干擾信號時。當鎖相環被鎖止時，電荷泵會以與鑒相頻率相同的頻率，以供應回路濾波器的頻率，定期生成交替的脈沖電流（正負）。通過積分回路濾波器，產生穩定的控制電壓，進而減少雜散的輸出信號并改善表現。

7 結束語

本文首先介紹鎖相環PLL的原理、結構、特性、理論，同時，還詳細分析了PLL的基本構成，每個部分的角色，以及它的工作方式。之后對PLL電路的相位噪聲和產生、抑制雜散的原理、方法進行詳細的敘述，利用該方法可快速、準確地輸出各種高頻信號，廣泛應用于鍋爐防垢、輸油管超聲波探測等領域，也可廣泛應用于電路實驗、設備檢測等領域。可制作成簡單易攜帶、生產實踐中廣泛使用、具有一定使用價值和市場前景的小型高頻信號發生器，最后還專門講解了相位降噪和雜散降噪兩個方面的實施方法。在提供參考頻率和時鐘基準的同時，鎖相環也對整個系統的性能起著至關重要的作用，它是電子系統的核心。在通信、雷達、導航和測量等領域中，鎖相環高頻信號發生器的應用是極其關鍵的。它的相位噪聲和雜散抑制性能直接決定著整套系統在性能上的優劣。因此，采用鎖相環技術的頻源正好符合這一要求，將成為實現低相位噪聲、高頻譜純度、高穩定性的頻率源的主要發展方向。隨著芯片集成度的提高，現在一個芯片上已經可以集成鑒相器、電荷泵和分頻器，有些芯片甚至可以將壓控振蕩器集成在一起。設計人員只要對環狀濾波器進行設計，可以在鎖相環的基礎上實現頻率源，這樣做使設計過程和電路結構大大簡化。

參考文獻：

[1]" 張靖宇. 一種用于衛星導航接收的電荷泵鎖相環電路設計[D]. 南京：南京郵電大學，2022.

[2]" Li K. The design of wide BW frequency synthesizer based on the DDS-amp;PLL hybrid method[J]. IEEE Electronic Measurement amp; Instruments，2019，2：689-692.

[3]" 孫鵬翔，韋昱行，董智健. 手持高頻信號發生器的設計與實現[J]. 中國儀器儀表，2021（11）：76-81.

[4]" 康晉，曹旭，姜育生. 基于FPGA的軟件鎖相環分析與實現[J].電子設計工程，2022，30（17）：37-40.

[5]" 吳智浩. 基于單片機平臺與AD9851的高頻信號發生器的設計[J]. 電子技術與軟件工程，2021（14）：67-69.

收稿日期：2023-08-15

基金項目：陜西機電職業技術學院2022年度院內教育教學科研項目資助“高頻信號發生器原理的研究與分析”（項目編號：YJ202216）。

作者簡介：李鵬（1990-），男，碩士，講師，主要從事電子信息與通信技術方面的研究。

通信作者：齊曉紅（1990-），女，碩士，講師，主要從事職業教育學生思想工作。