基于ＣＰＬＤ－ＦＰＧＡ的電源逆變控制電路的設計

【摘要】 針對傳統(tǒng)的逆變電源設計所采用的設計方法中存在的不足與缺陷，本文采用了基于CPLD的電子自動化設計技術，對逆變電源控制電路重新進行了設計，給出了硬件控制主電路的設計方案，并且采用Verilog HDL硬件編程語言完成了FPGA功能模塊的設計。這些工作對于采用用CPLD/ FPGA設計逆變電源控制電路，提高逆變電源的可靠性和便攜性，都具有一定的借鑒意義。

【關鍵詞】 CPLD-FPGA；逆變控制；脈寬調制

【中圖號】TL362+.7【文獻標示碼】 A 【文章編號】 1005-1074(2008)12-0155-01

1 引言

隨著微電子技術的發(fā)展，可編程邏輯器件由于速度快，集成度高，編程方便，保密性強而越來越受到系統(tǒng)設計者的青睞。傳統(tǒng)逆變器的控制電路是由數(shù)字電路或專用芯片構成的，因此存在著設計復雜、體積大、抗干擾能力差等問題。可復雜可編程邏輯器件(CPLD)的出現(xiàn)，為解決上述問題提供了有力的手段。本文采用Altera公司的Cyclone II系列FPGA芯片實現(xiàn)了基于移相PWM全橋控制模式的脈寬調制輸出實現(xiàn)了大功率逆變電源的設計，簡化了控制

電路，提高了可靠性。

2 控制電路的設計

由于在傳統(tǒng)的逆變電源中一般采用的都是逆變器—工頻變壓器—濾波器的結構，使得整個逆變電源又大又笨重，難以達到人們對現(xiàn)代電源高功率密度、高效率、高可靠性、小型輕量化的要求。為了克服傳統(tǒng)逆變器的缺點，現(xiàn)代電子技術開始采用CPLD-FPGA電子自動化設計技術設計逆變電源控制電路，從控制精度、控制可靠性等方面都有了很大的提升。把FPGA/CPLD應用于嵌入式控制系統(tǒng)，同單片機結合起來，更能體現(xiàn)其在系統(tǒng)可編程、使用方便靈活的特點。本文設計實現(xiàn)的數(shù)字化逆變電源控制電路，是利用單片機與可編程邏輯器件共同構建數(shù)字控制系統(tǒng)。如下圖所示，為該控制電路的原理示意圖。本設計采用的可編程邏輯芯片為Altera公司的Cyclone II系列的EP2C5T144C8的FPGA芯片，單片機部分選用富士通公司的16位增強型單片機MB90F352S見圖1。

該逆變電源的主要控制思想為：系統(tǒng)通過霍爾電流反饋實時采樣輸出電流信號，將反饋通過16位富士通單片機中自帶的10位A/D轉換（最快轉換速率達3μs），將模擬量轉換為數(shù)字量并實時送入FPGA中。另外同時將面板參數(shù)給定也送入FPGA中，通過在FPGA中的PID算法模塊生成控制PWM模塊占空比的參數(shù)給定，最后由PWM模塊輸出四路驅動波形，從而完成了整個系統(tǒng)的一個周期的運轉。

3 FPGA模塊的設計

限于篇幅，僅重點對PID算法控制模塊和PWM生成模塊的具體功能和實現(xiàn)方法進行介紹。

3.1 PID算法控制模塊的功能設計 在FPGA中實現(xiàn)PID算法控制功能的流程為：通過單片機的控制信號決定狀態(tài)機流程，比例系數(shù)與積分系數(shù)都由單片機在開機后給定，然后通過FPGA中FIFO存儲器接口，將反饋電流值與給定值源源不斷傳送到FPGA中，在FPGA中通過對給定值與反饋值的誤差累積作為積分系數(shù)的被乘數(shù)，并將實時的反饋值與當前給定值的誤差值作為比例系數(shù)的被乘數(shù)，最終生成一個10位的占空比控制數(shù)據(jù)用于輸出到PWM生成模塊中，控制即時輸出PWM的占空比大小。需要注意的是，由于存在著飽和特性，當控制變量達到一定值后，系統(tǒng)的輸出變量不再增長，系統(tǒng)進入飽和區(qū)，這就要求系統(tǒng)的控制輸出量必須限制在最大占空比輸出的范圍之內，即對控制量的變化率也有限制，若計算得出的控制量超出了上述范圍，系統(tǒng)實際執(zhí)行的不是控制量的計算值，而是控制量的最大值，尤其在開機或大幅度改變給定值的情況下需要采用限幅PID算法。

3.2 PWM生成模塊的設計 PWM生成模塊的工作思想是：首先依據(jù)鎖相環(huán)輸出的100M的主時鐘作為基準時鐘信號，對其進行計數(shù)分頻得到50kHz的固定時鐘信號，則此模塊的四路輸出信號均依據(jù)此恒定的PWM信號作為基準源得到，從根本上保證了四路輸出的同步性。在生成策略上，則是對輸出的每個開關周期對主時鐘按照由PID模塊給定的占空比數(shù)值進行計數(shù)，從而得到占空比大小跟隨輸出響應的PWM波形，最終得到的是四路占空比不斷跟隨輸出反饋變化的PWM波形，其頻率為50kHz，占空比調整精度為1/1000。

4 結語

利用CPLD/FPGA作為硬件電路，采用VHDL 等硬件描述語言對硬件的功能進行編程，加快了系統(tǒng)的研發(fā)進程，采用數(shù)字化的控制方式，大幅度提高了邏輯控制的精確度，實時控制效果好，有效的縮小電路的硬件規(guī)模，提高了集成度，降低開發(fā)成本，提高系統(tǒng)的可靠性，為電源逆變控制電路的設計開辟了新的天地。

5 參考文獻

[1] 陳國呈.新型電力電子變換技術[M].北京：中國電力出版社，2004.

[2] I kuo Yamato， Norikazu Tokunaga，Yasuo Matsuda，et al.New conversion system for ups using high frequency link[J].IEEE PESC’1988，（4）:658-663.

[3] 毛繼志，李建華，許家棟.基于FPGA的高速數(shù)傳系統(tǒng)研究[J].微電子學與計算機，2005，22(11):104-107.