集成電路設計流程

中圖分類號：O4 文獻標識碼：A 文章編號：1008-925X(2011)O7-0101-01

集成電路設計的流程一般先要進行軟硬件劃分，將設計基本分為兩部分：芯片硬件設計和軟件協同設計。芯片硬件設計包括： 1．功能設計階段

設計人員產品的應用場合，設定一些諸如功能、操作速度、接口規格、環境溫度及消耗功率等規格，以做為將來電路設計時的依據。更可進一步規劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC 內，哪些功能可以設計在電路板上。

2．設計描述和行為級驗證

供能設計完成后，可以依據功能將SOC 劃分為若干功能模塊，并決定實現這些功能將要使用的IP 核。此階段將接影響了SOC 內部的架構及各模塊間互動的訊號，及未來產品的可靠性。

決定模塊之后，可以用VHDL 或Verilog 等硬件描述語言實現各模塊的設計。接著，利用VHDL 或Verilog 的電路仿真器，對設計進行功能驗證（function simulation，或行為驗證 behavioral simulation）。

注意，這種功能仿真沒有考慮電路實際的延遲，但無法獲得精確的結果。

3．邏輯綜合

確定設計描述正確后，可以使用邏輯綜合工具（synthesizer）進行綜合。

綜合過程中，需要選擇適當的邏輯器件庫（logic cell library），作為合成邏輯電路時的參考依據。

硬件語言設計描述文件的編寫風格是決定綜合工具執行效率的一個重要因素。事實上，綜合工具支持的HDL 語法均是有限的，一些過于抽象的語法只適于做為系統評估時的仿真模型，而不能被綜合工具接受。邏輯綜合得到門級網表。

4．門級驗證（Gate-Level Netlist Verification）

門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認經綜合后的電路是否符合功能需求，該工作一般利用門電路級驗證工具完成。

注意，此階段仿真需要考慮門電路的延遲。

5．布局和布線

布局指將設計好的功能模塊合理地安排在芯片上，規劃好它們的位置。布線則指完成各模塊之間互連的連線。

注意，各模塊之間的連線通常比較長，因此，產生的延遲會嚴重影響SOC 的性能，尤其在0.25 微米制程以上，這種現象更為顯著。

目前，這一個行業仍然是中國的空缺，開設集成電路設計與集成系統專業的大學還比較少，其中師資較好的學校有 上海交通大學，哈爾濱工業大學，東南大學，西安電子科技大學，電子科技大學，哈爾濱理工大學，復旦大學，華東師范大學等。

這個領域已經逐漸飽和，越來越有趨勢走上當年軟件行業的道路。

模擬集成電路設計的一般過程：

1.電路設計

依據電路功能完成電路的設計。

2.前仿真

電路功能的仿真，包括功耗，電流，電壓，溫度，壓擺幅，輸入輸出特性等參數的仿真。

3.版圖設計（Layout）

依據所設計的電路畫版圖。一般使用Cadence軟件。Cadence 是一個大型的EDA 軟件，它幾乎可以完成電子設計的方方面面，包括ASIC 設計、FPGA 設計和PCB 板設計。Cadence 在仿真、電路圖設計、自動布局布線、版圖設計及驗證等方面有著絕對的優勢。Cadence 包含的工具較多幾乎包括了EDA 設計的方方面面。下面主要介紹其產品線的范圍。

（1）板級電路設計系統。

包括原理圖輸入、生成、模擬數字/混合電路仿真，fpga設計，pcb編輯和自動布局布線mcm電路設計、高速pcb版圖的設計仿真等等。包括：

A、Concept HDL原理圖設計輸入工具， 有for NT和for Unix的產品。

B、Check Plus HDL原理圖設計規則檢查工具。（NT Unix）

C、Allegro Expert專家級PCB版圖編輯工具 （NT Unix)

D、SPECTRA Expert AutoRouter 專家級pcb自動布線工具

E、SigNoise信噪分析工具

F、EMControl 電磁兼容性檢查工具

G、Synplify FPGA / CPLD綜合工具

H、HDL Analyst HDL分析器

I、Advanced Package Designer先進的MCM封裝設計工具

（2）Alta系統級無線設計

這部分包括：

A、SPW (Cierto Signal Processing Work System)信號處理系統。

可以說，spw包括了matlab的很多功能，連demo都有點象。它是面向電子系統的模塊化設計、仿真和實現的環境。它的通常的應用領域包括無線和有線載波通信、多媒體和網絡設備。在進行算法設計、濾波器設計、c Code生成、軟/硬件結構聯合設計和硬件綜合的理想環境。

它里面非常有意思的就是信號計算器。

B、HDS (Hardware Design System)硬件系統設計系統

它現在是SPW的集成組件之一。包括仿真、庫和分析擴展部分。可以進行spw的定點分析行為級和rtl級的代碼生成。

C、Mutimedia多媒體 （Multimedia Design Kit)

它可以進行多媒體應用的設計，包括電視會議系統、數字電視等等以及任何種類的圖象處理系統的設計。

D、無線技術Wireless（IS-136 Verification Environment)

無線電技術標準系統級驗證工具，可以在系統級的抽象層上生成、開發和改進遵守IS-54/136 標準的信號處理算法。在完成硬件結構設計后，就可以使用hds直接生成可綜合的hdl描述和相應的標準檢測程序（testbench）。

E、IS-95無線標準系統級驗證同上。

F、BONeS網絡協議分析和驗證的設計工具。

它是一套軟件系統，專門用來做多媒體網絡結構和協議的設計的。可以用來快速的生成和分析結構單元之間的信息流的抽象模型，并建立一個完整的無線網絡的運作模型。例如，用戶可以改進atm轉換器的算法，并建立其基于微處理器包括高速緩存和內存和總線、通信處理方法的應用模型。

G、VCC 虛擬協同設計工具包

它是用來進行基于可重用的ip核的系統級設計環境。

4.后仿真

對所畫的版圖進行仿真，并與前仿真比較，若達不到要求需修改或重新設計版圖。

5.后續處理

將版圖文件生成GDSII文件交予Foundry流片。