VHDL教學實踐與探索

柏俊杰，張小云，吳英

VHDL教學實踐與探索

柏俊杰，張小云，吳英

VHDL是一門工程性、技術性和實踐性都很強的課程，強化VHDL教學對提高學生實踐和創新能力非常重要。結合多輪課程教學實踐，分析了VHDL教學實施的具體環節，指出了教學過程中出現的問題，并對VHDL教學改革進行了若干探索。

VHDL；教學改革；教學實踐；改革探索

VHDL語言是一種用于電路設計的高級語言,是超高速集成電路硬件描述語言，它的英文全寫是VHSIC（Very High Speed Integrated Circuit Hardware Description Language）。VHDL語言于1983年由美國國防總部發起創建，1987年成為IEEE工業標準的硬件描述語言，它具有很強的電路行為描述和建模能力，能從多個層次對數字系統進行建模和描述，當前已經被廣泛應用于工業自動化控制、智能儀器儀表、數字信號處理和通信等領域，成為現代工業領域中不可缺少的重要角色［1］。

本文結合多屆課程教學的實際情況，介紹VHDL教學實踐、教學過程中發現的問題，以及教學改革的若干探索。

一、VHDL教學實踐

（一）教學目的與任務

筆者從事VHDL教學所面向的對象是本科自動化、測控技術與儀器、電氣工程等專業。教學目的與任務是：通過本課程的學習使學生掌握可編程器件、VHDL開發系統軟件、硬件描述語言和電子線路設計與技能訓練等各方面知識，學會應用VHDL設計數字系統，解決一些簡單的電子設計問題，提高學生的實踐和創新能力，并為將來從事自動化、測控技術、儀器儀表和電氣工程等領域的工程應用打下基礎。

（二）理論教學內容

VHDL理論教學共有16個學時，教學的重點是讓學生掌握可編程邏輯器件（CPLD和FPGA）、VHDL程序設計流程與開發環境、VHDL的結構與要素、VHDL的基本語句和描述風格，按照以下層次進行理論教學：（1）介紹VHDL技術的發展史與電子設計自動化技術，從一般角度討論VHDL的產生、應用和優勢，講解VHDL技術的開發環境與流程。（2）介紹可編程邏輯器件CPLD和FPGA，包括器件特性與發展歷程、器件結構與可編程原理、器件編程與配置方式、器件性能比較和主要生產廠家等相關問題，使學生能夠了解可編程邏輯器件的硬件結構和特點，并熟悉某一通用的可編程邏輯器件，能夠正確使用和發揮可編程邏輯器件的技術優勢，能夠根據實際任務需求合理選擇可編程邏輯器件。（3）結合常用的組合邏輯電路和時序邏輯電路，深入講解VHDL語言，使學生掌握語言要素、數據類型與操作符、程序設計基本結構與描述風格、順序語句與并行語句的語法結構、VHDL庫與程序包等內容。（4）結合設計實例，詳細講解Altera公司QuartusⅡ6.0開發軟件，使學生熟練掌握QuartusⅡ自動設計，主要是處理環節和設計流程，包括設計輸入編輯、設計分析與綜合、時序與功能仿真分析、適配與代碼下載等技能。

（三）實踐教學內容

VHDL實驗教學共有16個學時，分為驗證性實驗和綜合/設計性實驗兩部分，實驗教學項目如表1所示，這些實驗在杭州康芯電子有限公司生產的GW48系列SOPC/EDA實驗開發系統上完成。通過完成多路選擇器、編碼器、譯碼器、計數器和分頻器等組合或時序邏輯電路實驗，使學生掌握VHDL的基本數據類型與操作符、程序設計的基本結構與描述風格、順序語句與并行語句等內容，學會CPLD或FPGA等邏輯器件的配置和硬件接口使用，掌握Quartus開發環境下程序的查錯、編譯、仿真、管腳鎖定和代碼下載等基本技能；通過完成基于VHDL的數字時鐘、波形發生器和步進電機控制器等設計性或綜合性實驗提高學生對解決實際課題的綜合技能。根據實驗報告的完整性、正確性，以及現場調試和答辯的過程對實驗效果進行考核。

表1 VHDL實驗教學項目

（四）教學方法與手段

VHDL課程內容多、學時少、難度大，是一門對要求動手能力較強的課程，因此必須充分利用包含大量的圖片、聲音和動畫等內容的多媒體課件來教學，并在必要時通過現場演示操作具體的設計實例來進一步增強學生的感觀認識。例如在講解Quartus開發環境下代碼編寫與編譯、時序與功能仿真、引腳配置與代碼下載等很難單純用語言講清楚的內容時，可以充分借助多媒體的形式來進行更好的教學，同時讓學生參與互動。充分運用基本的組合或時序邏輯電路等設計案例講解VHDL的基本數據類型與操作符、程序設計的基本結構與描述風格、順序語句與并行語句等內容，通過這種方式授課避免了單純講解語法的枯燥無味，同時要通過師生互動進一步吸引學生的注意力、提高學生分析和解決問題的能力。授課過程中要盡可能突出重難點，注重理論聯系實際，體現程序設計的風格、思路與方法。

二、VHDL教學中發現的問題

在多屆VHDL教學中，筆者不斷總結教學經驗和改進教學方法，總體來說取得了一定的教學效果，但也發現該課程的教學存在一些問題，主要是部分學生缺乏學習的主動性和極積性，投入精力過少。其原因有：（1）學生不明白為什么要學習這門專業課，不清楚現代化工業對VHDL技術的巨大需求。（2）大多數學校把這門課作為專業方向選修課，在學分制體系下，部分學生還停留在應試教育的階段，認為本課程不是必修課不重要，只是為了完成學分。（3）當前，大學生要應付的各種等級考試太多，并且因為就業壓力大而準備考研，僅僅努力學習考試的相關課程，根本沒有精力和心思去深入學好本專業的其它課程。（4）部分學生基礎差，信心不足。本課程是本科高年級學生開設的專業課程，涉及數字電子技術、C語言、數字信號處理和單片機原理與技術等相關課程的知識，若基礎不好，VHDL的學習很難深入，且學生學習時不能很好地將理論與實際應用結合起來，僅僅注重語法結構的學習，感覺學習枯燥和缺乏信心。（5）適合32學時VHDL教學的優秀教材稀缺。筆者先后選擇了機械工業出版社劉雷波和孟一聰編譯的 《VHDL教程》（第三版）、清華大學出版社出版高有堂編寫的《EDA技術及應用實踐》、清華大學出版社潘松和黃繼業編寫的《EDA技術與VHDL》，這些教材相對來說編寫較好，理論與實踐結合緊密，但是相對32學時的教學來說，教材內容多、涉及面廣，學生學習難度大。

三、VHDL教學改革的若干探索

結合教學過程中所發現的一些問題，力求在教學上取得理想的教學效果，筆者所在的教學團隊進行了以下教學探索：

（一）兼顧理論，重在實踐

作為一門實踐性很強的課程，本課程非常重視加強實踐環節，主要體現在兩個方面：（1）理論授課部分，每一節都安排有設計實例，把知識點融入在設計實例講授環節，這些設計實例幾乎包括了數字電路基礎涉及到的所有組合邏輯電路和時序邏輯電路，并且在功能上有所擴展。（2）安排了16個課時的實驗，占到了整個授課課時的一半，并在實驗過程中加強了指導力度，學生每二人一組，由課程組多位實踐能力強的教師同步指導學生實驗，師生比不低于1：10，指導老師負責指導整個實驗期間從理論到具體操作的各個環節，特別是強化了設計性和綜合性的實驗教學。

（二）采用形式多樣的教學模式

課程組建立了教授課程負責制、主講教師授課、主講教師和實驗輔導教師同步指導學生實驗的相關課程制度，采用了“課堂講授+案例分析+現場演示+驗證性實驗+綜合與設計性實驗+大作業+課后答疑+設計性競賽”的教學模式，改善了VHDL教學所面臨的“難教”和“難學”的狀況。講授、案例分析、現場演示、驗證性實驗和兩個設計性/綜合性實驗等環節是在課內學時進行，最后一個設計性實驗步進電機控制器的設計和其它教學環節都是由學生在課外學時自主完成，現代電子技術實驗室全天開發，為學生完成任務提供條件，對學生完成的情況計入學生成績的考核。

（三）試行項目教學法

項目教學法，就是師生以團隊的形式，實施一個整的項目工作而進行的教學活動，學生在教師的指下，完成一個項目的過程，在這一過程中學生掌握教學計劃涵蓋的教學內容［2］。結合教學團隊科研項目，讓學生參與到課題中來，如基于FPGA設計1/100秒高精計時器、基于FPGA實現光纖布拉格光柵解調、基于FPGA的直流電機伺服系統的設計等科研課題。通過項目驅動，學生在做項目的過程中能夠學會查詢技術資料的方法，并養成收集學術資源的習慣，同時能夠結合課題提出問題、思考問題和解決問題，能夠相互交流和增強主動性，最終促使學生從“要我學習”向“我要學習”轉變。

四、結語

近幾年來的教學實踐表明，該課程的教學實現了教與學的有機結合、理論教學和實踐環節高度統一，有力地強化了學生的工程實踐能力，創新成為學生作品的主題，學生在國內各類電子設計競賽中屢創佳績。

[1]楊光，馮濤，秦永左.VHDL實驗教學的研究與探索[J].中國校外教育，2008（8）.

[2]李震濤.項目教學法在《模擬電子線路》課程中的探索和實踐[J].黑龍江科技信息，2009（1）.

G642.43

A

1673-1999（2012）01-0185-02

柏俊杰（1976-），男，湖北襄陽人，重慶科技學院電氣與信息工程學院講師，東南大學（江蘇南京 210096）儀器科學與工程學院博士研究生；張小云（1974-），男，四川鄰水人，碩士，重慶科技學院講師。

2011-10-14

重慶科技學院案例庫建設項目；重慶市高等教育教學改革研究項目“行業導向的自動化專業雙目標應用型人材培養模式的研究與實踐”（0824092）。