基于DPM和DVS的電源管理系統

楊 駿，王冠凌,周二林

（安徽工程大學 電氣工程學院，安徽 蕪湖 241000）

基于DPM和DVS的電源管理系統

楊 駿，王冠凌,周二林

（安徽工程大學 電氣工程學院，安徽 蕪湖 241000）

隨著人們對低能源消耗、長周期電池壽命以及低散熱性的要求，能量的利用效率成為電子系統設計中最為重要的問題之一.動態電源管理（DPM）和動態電壓頻率調節（或DVS）是兩種廣泛應用在系統功耗上的技術，本文論述一種基于DPM和DVS的電源管理方法，該方法能夠減少系統環境中總的功耗，同時滿足DPM中對于最小休眠時隙的要求.為了驗證該方法，搭建實驗平臺進行測試，實驗結果表明，這種方法與現有的電源管理方案相比，能夠有效減少系統功耗.

電源管理；DPM；DVS；功耗

1 引言

近年來，處理器發展迅速，性能越來越高，從而導致能量消耗也隨之增加，進一步降低了電池系統的供能壽命，同時帶來的還有散熱及能量利用率的問題.因此，低功耗設計越來越受到人們的關注.在不影響系統性能的前提下，盡可能降低系統能量消耗以及延長電池壽命，提高設備續航能力，達到節能的目的，是電子系統設計中的熱點問題.

動態電壓調整（DVS）和動態電源管理（DPM）技術是很多電子設計系統能量管理的基礎.DVS可以減少動態CPU的能量消耗，但是卻會導致系統工作的反應時間增加[1].而DPM通過將不用的設備設置為低電狀態來減少能量消耗，但DPM策略對設備的休眠時間長短是有要求的.合理地將DVS和DPM結合起來已經發展為系統范圍的能量管理的趨勢.

文獻1和文獻2分析了DVS技術對系統功耗的影響以及具體實施辦法；文獻3提出一種改進的DPM策略，在保證系統實時性的前提下，通過合并相鄰的空閑時間來減少狀態轉換次數，從而達到節能目的.

本文在分析以上節能策略的基礎上，探討一種結合DVS和DPM的節能策略.其中DPM用于調節外圍設備在運行模式和睡眠模式之間切換，DVS動態調節CPU的電壓和頻率以降低功耗，但必須以保證系統的實時性為前提.該方法法將確定系統運行在最低功耗下的電壓和頻率.實驗證明，該方法能夠有效降低系統功耗，節能效率可達31%.

2 DPM和DVS技術

2.1 DPM技術

圖1 節點狀態之間的切換

DPM工作原理是，由于系統中的設備并非時刻處于工作狀態，部分模塊處在空閑狀態，通過關掉這些模塊或使其處于低功耗狀態以節省能量消耗.在進行狀態轉換時不可避免地會產生能量消耗同時帶來時延，因此不恰當的進行狀態轉化反而可能導致系統功耗增大，性能下降.

如圖1示，P0為運行狀態功耗，Pi表示空閑狀態功耗. Pi+1表示DPM狀態功耗.圖中t1和t2為空閑狀態，tk=t2-t1.進入空閑狀態時間為τi，進入DPM狀態時間為τi+1，空閑狀態時間返回時間為τ'i，DPM狀態返回時間為τ'i+1.

經過DPM技術節省的能量可以由下式確定：

只有當Esave,i＞0時，上式才有意義，因而存在一個最小休眠時間Tbe,由此可以得出：

由該式可知，節能存在的極限值，只有當休眠時間大于Tbe時，節能才為正值，此值與運行功耗、節能功耗以及切換狀態時間關閉延遲和喚醒時間有關.換言之，節約功耗要大于切換狀態帶來的額外能耗，DPM技術才能節能.當然這個值，在節點中可計算好，存入內存中，作為常值調用比較，省去了計算帶來的額外的能耗.

2.2 DVS技術

DVS技術工作原理是，當系統需要完成大量計算任務時，便提高處理器的電壓以增加其處理速度，而當系統負荷不高或待機時，便降低CPU電壓，從而節省功耗[2].

DVS技術源于以下理論公式： P=fV2

其中，P為CPU功率，f是CPU的核心頻率，V為工作電壓.由上式可知，降低CPU功耗，可以通過降壓，也可以降頻. CPU的核心頻率由時鐘模塊確定，當CPU的負荷較輕時，時鐘模塊可以自動降低頻率.

DVS的動態調節過程十分復雜.首先需要對系統負載狀況進行分析判斷，可以通過軟件方法查看系統資源來實現，也可以通過硬件方法采集中斷、內存等使用情況來實現.其次，通過對負載分析所得出的數據來預測下階段的系統狀況，通過對下階段系統狀況的分析計算出系統所需頻率.最后依據計算出的頻率來確定CPU電壓，由電源管理模塊在極短的時間內完成對電壓的調節[3].

2.3 DVS和DPM結合策略

綜合前文分析，DVS通過降低電壓和頻率，可以減少動態CPU的能量消耗，DPM通過調節外圍設備在運行模式和睡眠模式之間切換來減少功耗[4].由此，在系統設計中，如果將二者有機結合，則會取得更好的節能效果.

在系統運行過程中，降低CPU的電壓和頻率來減少功耗，電壓和頻率越低，功耗也就越小[5].然而，這樣會導致系統工作時延增大，外圍設備在采用DPM策略進入休眠模式時狀態轉換的時間隨之增加，由之前的分析可知，這時候的DPM策略可能反而會導致系統功耗升高，并不能起到節能作用.因此，在保證系統實時性的基礎上，有必要找出CPU工作的合適頻率和電壓.

3 實驗及分析

為了驗證本文所述的基于DPM和DVS的電源管理方法，找出CPU工作的合適的頻率和電壓，搭建了一套由處理器，電源，射頻模塊以及上位機等相關器件組成的實驗平臺.

3.1 實驗平臺介紹

本實驗中處理器采用三星公司的S3C2440A，它基于ARM920T內核，主頻最高可達533MHz，一般內核電壓（Vcor e）為1.2V，I／O電壓（VDDIO）為3.3V，常供電壓（Valive）為1.2V；同時S3C2440A還支持用于節能的動態電壓縮放（DVS）特性，能夠根據不同工作狀態動態調整工作頻率，并且根據頻率調整內核工作電壓，最大程度減少電源消耗.電源模塊采用LP3913，它是美國國家半導體公司推出的一款功能強大的PMU，專門針對嵌入式便攜設備應用，具有2路線性電源（LDO）輸出和3路DC—DC Buck變換器輸出，每路輸出電壓可動態調節.射頻芯片選用挪威Chipcon公司的CC2420(2.4 GHz，支持250 kb/s數據傳輸率)或者是 AT86RF230. S3C2440A通過使用SPI模式與射頻模塊進行通信.

3.2 性能測試

通過對射頻模塊AT86RF230和CC2420工作在不同狀態下功耗的觀察驗證DPM策略.AT86RF230發送模式下電流消耗為16.5mA（3dBm），接收模式為15.5mA，空閑狀態下1.5mA，關斷模式下為0.02uA.狀態轉換時間如表1所示：

表1 AT86RF230狀態轉換時間

CC2420在發送模式下電流消耗為17.4mA，接收模式為19.7mA，空閑狀態下426uA，關斷模式下僅為0.02uA.利用DPM節省功耗的同時，必須考慮到狀態轉換所帶來的能量消耗.CC2420工作模式主要有四種：Off，Power down，Idle，Rx以及Tx.狀態轉換所需時間如表2所示：

表2 CC2420狀態轉換時間

根據公式可以計算出最小休眠時間為3.2ms.本實驗中動態設定Power down時間分別為0s，0.4s，0.8s，1.2s，測出平均電流如表3所示：

表3 不同休眠時間對應的平均電流

由此可見，采用DPM策略可以大大降低設備功耗，而且在保證系統實時性的要求下，休眠時間越長，功耗越低.同理，通過對AT86RF230不同狀態下的功耗及轉換時間的分析也可得出此結論.接下來對DPM與DVS的結合策略進行驗證.

S3C2440A支持用于節能的動態電壓縮放（DVS）特性，能夠根據不同工作狀態動態調整工作頻率，并且根據頻率調整內核工作電壓.S3C2440A的核心電壓在400MHz下為1.3V，300MHz下為1.2V.

實驗時選取五組cpu頻率和電壓分別為（400MHz, 1.3V）,(375MHz,1.27),(350MHz,1.25),（325MHz，1.23V），(300MHz,1.2V)，觀察其功耗（包括cpu功耗、IO控制器及外圍設備），繪制出下圖：

圖2 S3C2440A在不同頻率下的系統功耗

由圖可知，隨著cpu頻率及電壓的降低，系統的功耗一開始是減少的，隨后又隨之上升.處于(350MHz,1.25)的時候整體功耗最小.相比與不采用節能策略，該系統節省功耗約28%.這是由于電壓和頻率降低使得cpu功耗減小，但過度降低卻大大增加了時延，外圍設備在狀態轉換的時候消耗了大量能量，導致系統整體功耗反而升高.

4 結束語

隨著系統的復雜性增加以及處理器的發展，功耗問題越來越受人們的關注.DPM策略主要是將系統中暫時不用的外設切換為睡眠狀態，從而減少能量消耗，但前提是切換過程所消耗的能量必須小于睡眠狀態節省的能量；DVS是通過動態調節CPU的工作電壓和頻率來減少能量消耗，但電壓降低會導致系統工作延時增加.本文通過對傳統的節能方法進行分析，提出了一種基于DPM和DVS的節能策略.最終，本文通過實驗證明了該方法具有較好的節能效果，在本實驗平臺下節能可達31%.

〔1〕劉昊,卜愛國.針對電壓可調處理器的低功耗設計策略[J].電路與系統學報,2006,11(5):44-50.

〔2〕阮幼林,劉干.一種采用動態電壓調整的實時節能調度算法[J].小型微型計算機系統,2008,29(4):694-698.

〔3〕Lee Y,Reddy K,Krishna C.Scheduling techniques for reducing leakage power in hard real-time systems[C].ECRTS,2003.

〔4〕Cao,Z.,Foo,B.,He,L.,Schaar,M.V.D.:‘Optimality and improvement of dynam ic voltage scaling algorithms for multimedia applications’,IEEE Trans.Circuits Syst.I:Reg.Pap.,2010,57, (3),pp.687–690.

〔5〕W.Y.Lee,“Energy-Saving DVFS scheduling ofmultiple periodic Real-Time tasks on multi-core processors,”in Proceedingsof the13th DS-RT,2009,pp.216-223.

TP368.1

A

1673-260X（2013）11-0013-02

安徽高校省級自然科學研究重點項目(KJ2013A042)