基于FPGA剛體調姿系統邏輯控制器開發研究

摘 要：本文為都對大部件剛體調姿系統當中所存在的各數控設備驅動電路的可靠性、系統容差保護與報錯、各輔助工裝設備的穩定性等問題進行解決，從而對基于現場可編程門陣列的邏輯控制器進行設計與開發。

關鍵詞：FPGA；剛體調姿；系統邏輯控制器

中圖分類號：TN791 文獻標識碼：A 文章編號：1674-7712 （2013） 24-0000-01

由于國內外飛機裝置的發展趨勢則是剛體數字化調姿對接技術，飛機的裝配質量直接受到剛體部件的位姿調整精度的直接影響。在此背景下，筆者嘗試開發與研制出基于三坐標數控定位器的數字化調姿對接系統，而且深入研究其中的某些問題。可是受到剛體部件復雜形狀與大尺寸的影響，這就導致在設計數控定位器過程當中很多輔助工裝設備當中進行裝夾剛體部件，這樣會有著一定的邏輯和工藝關系在相互之間存在。本文則是對某剛體數字化調姿對接系統，從而對一套小型特別強拓展性與適應性的邏輯控制器進行開發。在控制器選取的處理器則是現場課變成門列陣，借助于配置不同外圍電路以便做到對多個設備的復雜邏輯控制實現。所擁有的邏輯控制器檢修維護比較容易、簡單編程、高可靠性、強靈活性、簡單結構。

一、調姿系統的邏輯控制需求

由于在剛體調姿系統當中相應配備的工裝存在著兩個移動夾緊裝置、五個柔性工裝、十五個三坐標數控定位器、五個柔性托架與三個大型移動平臺。根據分析，整個系統必須實施邏輯控制的機構與任務有：各移動夾緊裝置的1個底座鎖緊啟動機構、1個液壓鎖緊機構與2個壓緊缸氣動機構；各柔性工裝的6個真空吸附機構、6個氣動壓縮結構與1個液壓鎖緊機構；各柔性鋼架的1個真空吸附機構、1個氣動升降機構與1個液壓鎖緊機構；各移動平臺的1個導軌鎖緊機構；各數控定位器的X/Y/Z軸球頭鎖緊機構等。其主要功能則是各個驅動電路相互之間為做到對于各個工裝設備相互之間沖突碰撞進行保護與監測，氣動系統當中報警與監測氣缸托持力，液壓系統當中實施補償和監控液壓泵液路壓力。這些功能和任務實現則依賴于大量的氣泵、氣閥、繼電器、真空泵、液壓閥、接觸器。

二、剛體調姿系統控制結構

在控制系統當中，其中比較常用的則是將其主站確立為一臺PC機，從站則是多臺PLC；還可以將一臺PCL確立為主站，從站為多臺PCL，以便做到對分散控制系統結構的組成。另外憑借集成工藝控制功能、邏輯控制功能與運動控制功能，這就將完整的解決方案提供給生產機械。

基于三坐標數控定位器的數字化調姿對接系統則是屬于多軸控制的形式，為做到對現實的剛體調姿系統進行考慮則應該對于以上幾種控制系統設計理念進行綜合，從而將控制卡與節點相互之間所存在的環形拓撲關系在位姿調整工作站當中進行構建。邏輯控制器則是依賴于通信模塊呵呵位姿調整工作站交互來控制和檢測氣動系統、液壓系統實現。

三、邏輯控制器設計與實現

（一）邏輯控制器的硬件結構設計

由于FPGA這種課編程邏輯器件有著比較高的集成度，由于所具備的現場可編程性從而就如同軟件那樣輕松的修改硬件，以便做到對不同功能實現。對其進行分析，這不僅能夠做到簡單的編程，在這一過程當中，還可以對于邏輯控制于數據處理功能實現，更為難能可貴的則是將PCL程序當中抗干擾能力差與比較容易跑飛等缺點予以有效克服。筆者所開發的邏輯控制器則能夠對準確性與實時性的邏輯控制做到充分保證，還可以將設計剛體調姿系統的相關需求滿足，在這一邏輯控制器當中，主要包含著時鐘控制模塊、存儲器、電源模塊、通信接口模塊、輸出與輸入單元、FPGA芯片。

（二）各個功能模塊類型

按照調姿系統的相應邏輯控制需求，針對其中的各個模塊實施具體的選型。

1.存儲器與主控制器

在所開發的控制器當中必須做到對大量邏輯運算實施，這就使得在選擇主控制器上則選取為有著比較高性能應用的Virtex5系列當中的FPGA芯片。還對受控對象數量、封裝條件與使用環境溫度的考慮，則選取324針腳的XC5VLX30-1FF324I。

即便將高速存儲器配置在FPGA的自身邏輯塊當中，這樣就能夠做到對真正雙端口操作提供支持，可是受到缺乏掉電保護功能的影響，使得將電斷了之后則會丟失程序，在對控制器的邏輯程序進行存儲的過程當中則必須重新對一個PROM進行配置。FPGA在實施工作的過程當中，則是將配置PROM當中的程序進行調用，從而固化程序實現，導致程序安全性極大提高。

2.電源模塊

由于5V與24V開關電源配備在系統控制柜當中，而要想做到對外部設備影響邏輯控制器進行避免，這樣就實施相應的電源管理芯片將可靠性與穩定性的電源提供給PROM與FPGA。所采取的電源管理西片則是PW B2403CS-1W6電源管理芯片。1VD內核供電，25VD的端口輔助供電，選取高效能夠調降壓模塊TPS62040。

3.通信模塊

通信模塊則可以做到在PC機與邏輯控制器相互之間的傳輸數據與交換信息實現。為對擴展USB高速數據接口的實現，則采用有著穩定性能的CY68013A芯片，其所具備的杰出的數據傳遞性導致能夠對慣用的RS-232通信接口短傳輸距離與慢傳輸效率等問題有效克服。

4.數字時鐘模塊

在整個FPGA當中能夠管理數字時鐘，從而可以將全局信號往FPGA當中輸入之后存在的歪斜等其他問題進行消除。按照調姿系統的相應控制需求，則選取頻率為20MHz、OSC系列的晶振來實現。

參考文獻：

[1]YARANDI M S，ALAGHI A，NAVABI Z.An opti-mized BIST architecture for FPGA look-up table tes-ting.Proc Emerging VLSI Technologies andArchitectures.2006.

[2]廖永波，李平，阮愛武.FPGA中寬邊譯碼器的測試方法研究[J].儀器儀表學報，2010（07）.

[3]賈墨林，聶偉.基于FPGA的多體制中頻數字解調器實現[J].北京化工大學學報（自然科學版），2010（02）.