清除邏輯信號在傳遞過程中產生隨機脈沖分析與設計

摘 要：本文主要介紹了利用兩個單穩態電路，一個D型觸發器和幾個組合邏輯信號在傳送過程中產生的隨機脈沖信號。

關鍵詞：單穩態電路；觸發器；多余脈沖鑒別器

中圖分類號：TM935 文獻標識碼：A 文章編號：1674-7712 （2013） 24-0000-01

一、引言

邏輯信號的傳遞在傳輸線的接收部分往往會產生波形的畸變，于是在信號調節器的輸出線形成了人們所不希望的多余脈沖。采用單脈沖方法不能清除這些多余的脈沖。如果用兩個單穩態電路，一個D型觸發器和幾個組合邏輯電路抑制這些帶有多余脈沖的信號，就能消除多余脈沖，并使原來的波形變得穩定。

二、電路組成

一種用對偶傳遞方式的多余脈沖鑒別器如圖1所示。

在所重現的波形中消除了由脈沖下降沿和上升沿產生的多余脈沖。當兩種邊沿作用時鐘信號時，該電路就顯得更重要了。因為這種脈沖會干擾系統的正常工作。

三、電路工作原理分析

輸入信號通過調節器和與門之后，在與門輸出端重現的這個信號的下降沿觸發單穩態電路A，本電路輸出端Q的上升沿使得D觸發器的輸出端又變為低電平。并將這個低電平饋送到與門1的輸入端，在觸發器的輸出端又被置為高電平之前，始終抑制單穩態電路A被觸發（見圖2）。

單穩態電路輸出脈沖的持續時間是由時間常數RC決定的。在單穩態電路A的輸出定事信號之前（Δtwa），D觸發器的輸出端處于低電平，封鎖了與門1。又因為在Δtwa的時間內，單穩電路A的Q端為低電平，使單穩態電路B處于清零狀態。因此，在Δtwa時間內，2個單穩態電路及D觸發器均保持在原狀態。對于輸出信號的任何多余脈沖，在定時輸出的時間間隔內，觸發器的Q端所輸出的信號不會竄入多余脈沖。

在單穩態電路A的輸出定時信號之后，輸入信號的上升沿觸發單位穩態電路B，使其輸出端Q變為低電平，同時D觸發器的輸出端Q又變為高電平，單穩態電路A處于清零狀態。根據上述分析，多余脈沖不能觸發單穩態電路A，D觸發器的Q端此時為低電平，封鎖了與門2，直到單穩態電路A再次觸發D觸發器之前，與門2阻塞了單穩態電路B再次被觸發。在輸入信號上升沿之后到單穩態電路B的定時輸出信號結束之前（Δtwa），2個單穩態電路和D觸發器均保持原狀態。在時間為Δtwb的時間內，全部清除了輸入信號的多條脈沖。

在單一傳遞方式中，當重現的輸入信號只有上升沿被用作觸發的邊沿。并且這種周期性的上升沿之間多余脈沖不能被允許的情況下，采用（如圖3所示）的多余脈沖鑒別器是有益的。

該電路輸出一串脈沖，其固定脈沖寬度等于數字式延遲線的延遲時間。輸入脈沖的上升沿使D觸發器的輸出端Q為高電平。經過時間t后（延遲時間t是由數字式延遲線決定的），延遲輸入脈沖的上升沿通過或門后觸發單穩態電路，使其輸出端Q為高電平。同時，D觸發器的Q端為低電平。

單穩態電路輸出端Q所輸出的脈沖寬度（Δtwa），足以使或門不允許多條脈沖再次觸發單穩態電路。單穩態電路的輸出端Q所輸出的信號使D觸發器置位，直到單穩態電路的定時輸出脈沖結束時為止（Δtwa），D觸發器始終保持置位狀態。但輸出的定時脈沖結束后，該電路為下一個輸入脈沖上升沿的到來又作好了準備。

四、結束語

這個用單一傳遞方式的多條脈沖鑒別器，消除了來自邏輯信號上升沿的多條脈沖。當邏輯信號被用作其他系統組件的時鐘信號時，本電路設計所起的作用就顯得特別重要了。

參考文獻：

[1]康華光.電子技術基礎 數字部分[M].北京：高等教育出版社.