基于組合邏輯電路的設計研究

鄭麗敏

摘 要：數字電路分為組合邏輯電路和時序邏輯電路兩大類。在組合邏輯電路設計的過程中，該文善于總結電路設計題目的特點和規律，遵循組合邏輯電路設計的步驟，通過實例詳細闡述了3種設計組合邏輯電路的方法，并分析了他們各自的優缺點。因此，在組合邏輯電路的設計中，應綜合考慮設計需求，合理選擇設計方案，不僅可以做到電路設計過程簡單明了、通俗易懂，而且更易與實際生產過程相結合，學生能學以致用。

關鍵詞：組合邏輯電路 設計方法 方案設計

中圖分類號：TN79l 文獻標識碼：A 文章編號：1672-3791（2017）06（b）-0050-02

組合邏輯電路由各種基本門電路組成，同一時刻各輸入狀態決定了其輸出情況，而與電路先前存儲的狀態毫無關系。其設計是根據已知的實際邏輯問題，選擇適當的邏輯標準器件，連接成符合實際問題功能的邏輯電路。該文分別采用邏輯門電路、74LS138譯碼器、74LS151數據選擇器3種方案來實現舉重裁判表決電路的邏輯功能。

1 具體的設計步驟

（1）根據具體題目設計要求，分析輸入輸出變量，并將其邏輯賦值0或1。

（2）根據題目所給邏輯問題，列出真值表。

（3）由真值表列寫函數表達式。

（4）依據邏輯表達式，畫出最終電路圖。

2 典型案例

設計一個舉重裁判表決的邏輯電路。題目要求有3個裁判，其中一個主裁判和兩個副裁判，當按下前面的按鈕表明杠鈴完全舉上的判決。只有當兩個或兩個以上人按下按鈕才表明判決成功，這時燈才亮。

由組合邏輯電路設計步驟，首先定義變量，設3個裁判分別用A、B、C表示，判成功用1表示，反之用0表示，表示成功與否的燈為Y，Y=1表示成功，Y=0表示不成功；其次，寫真值表，具體見表1所示；最后，依據真值表列出函數表達式。步驟如下。

（1）找出所有使輸出Y為1的輸入變量（A、B、C）取值組合。

（2）當Y取值為1時用原變量表示，取值為0時用反變量表示，然后寫成一個乘積項的形式。

（3）將所有乘積項相加即可。

得表達式為：

3 方案設計

組合邏輯電路的設計是依據已知的器件和實際的邏輯問題，設計出滿足功能的邏輯電路的過程，以下用3種器件來實現邏輯電路。

方法一：用與非門設計。

由經過化簡得：

根據表達式，畫出邏輯電路圖，使用芯片74LS00和74LS20，如圖1所示。

方法二：用74LS138譯碼器設計。

由于任何一個n 變量的組合邏輯函數都可以改成最小項之和的唯一形式，而譯碼器的輸入端具有n個地址，則輸出端有個，正好與n變量的最小項一一對應。因此，只要將函數所含有的最小項按要求連起來就可實現設計的目的。

首先令A=A2、B=A1、C=A0為變量賦值，要注意賦值順序；其次在輸出端用與非門進行連接；最后要保證譯碼器能正常工作，將各個控制端口接到有效電平上，即G1=1、G2A=0、G2B=0，如圖2所示。

方法三：用8選1數據選擇器74LS151設計。

數據選擇器，也叫多路選擇器，即能夠依據需求從多路數據傳送中選出其中的任意一路，相當于多路開關的作用。數據選擇器其輸入端有n個地址，輸出端有個數據輸出端，正好和n 個變量的全部最小項一一對應。例如：8選1數據選擇器74LS151，A0、A1、A2分別是3個地址輸入端，D7、D6…D0為8個數據端，Y 、為兩個互補的輸出端，為控制端，輸出Y 的表達式可記為，最后，將函數所含有的最小項的對應數據端置1，其余置0，輸出Y 就是所求的函數。

將數據選擇器的地址輸入端連接輸入變量，即A=A2、B=A1、C=A0，輸出端連接輸出變量Y。觀察所求邏輯函數的最小項形式，將其與74LS151芯片的功能表進行比較。

由此可得，所求Y 函數表達式中含有的最小項，將其對應的數據輸入端D接1，反之接0。即，，邏輯電路圖如圖3所示。

4 結語

總而言之，3種設計方案各有優缺點，在組合邏輯電路的設計中，應綜合考慮設計需求，合理選擇設計方案，不僅可以做到電路設計過程簡單明了、通俗易懂，而且更易與實際生產過程相結合，學生能學以致用。

參考文獻

[1] 楊志忠.數字電子技術[M].北京：高等教育出版社，2008.

[2] 呂家云，蔣全勝.用MSI數據選擇器實現邏輯函數的方法討論[J].寶雞文理學院學報：自然科學版，2006，4（26）：318-320.

[3] 邢南亮.運用數據選擇器實現組合邏輯電路設計方法[J].現代電子技術，2007（10）：182-184.