具備車地傳輸能力的地鐵列車HDLC數據偵聽裝置

周炯

摘? 要：文章通過分析上海地鐵一號線列車DINBUS總線物理層、鏈路層，設計了具備車地傳輸能力的列車運行數據偵聽裝置。硬件由基于SOPC II的FPGA收發模塊、STM32單片機、LTM收發模塊構成;列車運行時，偵聽裝置將數據存儲于Flash中，列車停靠車站時，單片機通過LTE收發模塊以UDP協議發送數據至地面服務器。在上海地鐵一號線列車對該裝置進行了實車測試，能夠實時獲取列車運行數據，實現了設計目標。進一步開發數據分析軟件，即可進行列車技術狀態分析，為安全運行提供保障。

關鍵詞：數據偵聽;HDLC;SOPC;車地傳輸;UDP協議

中圖分類號：TP393? ? ? ? ?文獻標志碼：A? ? ? ? ?文章編號：2095-2945（2020）03-0014-03

Abstract： Based on the analysis of the physical layer and link layer of DINBUS bus in Shanghai Metro Line 1， a train operation data listening device with vehicle-to-ground transmission capability is designed in this paper. The hardware is composed of FPGA transceiver module based on SOPC II， STM32 single-chip microcomputer and LTM transceiver module. When the train is running， the listening device stores the data in Flash. When the train stops at the station， the single-chip microcomputer sends data to the ground server with UDP protocol through the LTE transceiver module. The device is tested on the train of Shanghai Metro Line 1， and the train operation data can be obtained in real time， and the design goal is achieved. With the further development of data analysis software， the technical status of the train can be analyzed to provide a guarantee for safe operation.

Keywords： data interception; HDLC; SOPC; vehicle-to-ground transmission; UDP protocol

引言

上海地鐵一號線采用西門子進口的8輛編組列車，列車于1993年上線運行，距今已有20多年，已經過了2次大修，其控制系統采用了西門子的sibas系統，車輛總線為DinBus。隨著車輛運營里程的增加，列車故障率呈上升趨勢，故障呈現多樣性。當時的車載列車診斷系統功能偏重于運行功能的安全控制，診斷系統人機界面提供的信息是有限的，僅記錄列車運行中的故障信息，不具備所有信息的記錄功能。車輛逐漸進入生命周期的末段，經過大修沒有更換過控制系統的地鐵車輛，為保證其運用可靠性，需依托車輛的運行數據進行故障分析、預測，愈來愈多的故障需要進行車輛總線底層的數據分析才能根本解決，從而保證列車的安全運行。

1 系統組成及工作方式

整個裝置系統框圖如圖1所示，由四部分組成。（1）DinBus接口電路;（2）基于SOPC 的FPGA DinBus，主要完成DinBus 總線HDLC鏈路控制、曼徹斯特編碼、解碼工作;（3）STM32 單片機及其以太網接口;（4）LTE模塊。單片機與FPGA以SPI方式相連;與LTE模塊有串口和USB兩種方式，以太網接口為連接外部PC進行有線數據下載接口。

偵聽裝置使用前，需將該車型的總線信息按特定格式編制成文本文件，通過以太網口下載到裝置中，下載時采用TCP/IP協議。該接口還可以用于從裝置上傳數據至pc機，上傳數據時采用UDP協議。

2 基于SOPC的總線數據收發模塊

上海地鐵一號線列車CCU間數據通訊采用高級數 據鏈路控制（High Level Data Link Control），簡稱HDLC，控制方式為主從方式，通訊速率500kbps。本設計的數據收發模塊采用Altera公司 Cyclone IV E系列 EP4CE6E2

2C8N，由HDLC IP核和NIOS CPU兩部分構成。HDLC IP軟核由先導幀檢測、時鐘解析、同步模塊、HDLC鏈路控制、通信存儲器組成;NIOS CPU 是一個通過Avalon總線定制實現的專用處理器，其將Avalon接口、定時器模塊、URA核、SPI核共同集成在一片FPGA上。收發模塊結構圖如圖2所示。

2.1 幀檢測單元

幀檢測單元是一個序列檢測電路，采用狀態機來實現，采用16倍于總線速率的時鐘信號（8MHz）為采樣時鐘進行采樣。檢測過程為：總線在空閑時是處于高阻狀態的，新的數據幀開始的判斷條件為：連續檢測到至少16個高電平，緊接著檢測到16個低電平后，檢測到一個上升沿。

2.2 曼碼解碼、時鐘同步模塊

Dinbus總線的曼徹斯特編碼有30個先導幀，此部分主要完成幀同步、曼徹斯特編碼解碼、時鐘解析并鎖相的工作。

2.3 數據解析&CRC模塊

該部分依據HDLC規范進行鏈路控制、數據解析工作，并進行數據的CRC校驗。

2.4 收發模塊工作過程

收發模塊采用了包含九個狀態的有限狀態機來實現，如圖3所示。圖中R_t1， R_t2， R_t3為過渡狀態。“幀檢測”模塊檢測到一個新的數據幀開始后，通過使能信號觸發曼碼解碼及時鐘同步模塊，接收30個先導幀，進行時鐘解析及同步工作（Pre_Rec），同步完成后解碼出幀頭（Head_Rec），根據解析出的幀頭數據，判斷該幀的類型及數據長度;“R_t1”→“Data_Rec”→“R_t2”→“CRC校驗”完成該幀的數據接收及校驗，若為功能幀，接收24位數據后轉到“R_t3”→“Rec_End”狀態;若為數據幀，接收相應長度的數據并進行校驗，判定該條數據是否已完整接收（HDLC可通過多幀發送一完整信息），沒有完整則轉回“R_t1”繼續接收余下數據;已完整則轉至“R_t3”→“Rec_End”狀態。

圖3 接收控制狀態機

2.5 異常時的處理

接收異常有兩種情況：一是“CRC校驗”錯誤，二是幀終止分界符與電平序列不相符。當發生異常情況時，為完整記錄數據，該數據仍然保存，并加注異常碼。

3 LTE模塊

LTE模塊采用N72V05模塊，其結構框圖如圖4所示。

該模塊工作溫度為-40°-+85°，LTE數據頻段及傳輸速率為：

？藎LTE FDD： B1， B3， B5， B8：non-CA cat4， Max 150Mbps（DL）/Max 50Mbps（UL）

？藎LTE TDD：B38， B39， B40， B41：non-CA cat4， Max 150Mbps（DL）/Max 50Mbps（UL）

滿足上海地鐵車地無線傳輸系統的要求，傳輸協議按“老車-地面通信協議接口規范”編寫。

4 實車測試

4.1 試驗環境

為驗證設計效果，選擇了上海地鐵一號線AC01型增擴編列車0120號進行了靜態測試，列車由3個單元構成。試驗在一個單元中進行，總線拓撲圖如圖5所示。

總線信息為：總線通訊速率500kbps，CCU（中央控制單元）地址為01，DDU（狀態顯示單元）地址為02，TCU（牽引單元）地址為03、05，BECU（電制動單元）地址為04、06、07，偵聽裝置采用透明模式，不占地址。

4.2 試驗步驟

（1）連接偵聽裝置，下載配置文件，設置其IP地址為222.66.139.200，傳輸端口30110（基于上海地鐵車地傳輸通訊接口規范）;（2）合蓄電池，加電;（3）通過DDU觀察Sibas系統工作情況;（4）sibas完全啟動后，設置一故障（如緊急開門），確認在DDU上已報警;（5）筆記本電腦地址設置為222.66.139.10，連接偵聽裝置，并下載數據;（6）開啟地面服務器，測試LTE連接及數據傳輸。

4.3 偵聽數據示例（見圖6）

數據示出了02、03、04與主機01 的交互過程。

5 結束語

本文介紹了具有基于LTE進行車地傳輸功能的列車HDLC數據偵聽裝置的結構，對內部各模塊的功能進行了描述。通過在上海地鐵AC01列車進行現車測試，能夠獲取HDLC總線數據，可以通過以太網接口下載數據，也可以通過LTE進行車地傳輸，實現了預期功能。基于通訊協議分析，進一步開發分析軟件，即可得出列車不同工況下各設備的具體工作參數;基于大數據的積累、挖掘，可為列車的運用、檢修提供數據支持，實現該型列車的智能運維，為安全運營提供保障。

參考文獻：

[1]International Electrotechnical Commission.IEC6l375-1.Part l：Train Communication Network[S].Geneva：1999，

[2]王如革，李新勝，趙迪.基于ARM的機車HDLC網絡監控終端研制[J].鐵道機車與動車，2017（08）：47-48.

[3]劉杰宇.基于FPGA技術的HDLC幀收發器的設計與實現[D].北京交通大學，2010.