基于EG4A20BG256和AD7403的電流采樣電路設(shè)計

李紹軍 陳國勝 呂國民

合。EG4A20BG256是一種國產(chǎn)FPGA，適用于伺服控制系統(tǒng)信號采集、接口擴(kuò)展等應(yīng)用場景。本文基于EG4A20BG256 FPGA設(shè)計了AD7403模數(shù)轉(zhuǎn)換器接口電路，采集永磁同步電機(jī)相電流，并與伺服控制電路內(nèi)霍爾電流傳感器和DSP采樣結(jié)果進(jìn)行了對比。結(jié)果表明，EG4A20BG256 FPGA可以通過AD7403模數(shù)轉(zhuǎn)換器實現(xiàn)對永磁同步電機(jī)相電流的準(zhǔn)確采集。

關(guān)鍵詞：AD7403；EG4A20BG256；FPGA；DSP；永磁同步電機(jī)

0 引言

永磁同步電機(jī)電流環(huán)是永磁同步電機(jī)控制系統(tǒng)速度環(huán)和位置環(huán)的基礎(chǔ)，對控制系統(tǒng)實現(xiàn)快速響應(yīng)﹑提高動態(tài)性能有重要的影響。電流環(huán)的實現(xiàn)依靠模數(shù)轉(zhuǎn)換電路完成對電機(jī)相電流的采集，在很多電機(jī)驅(qū)動場合，出于降低干擾提高采樣精度或是保證電路安全的考慮，需要在驅(qū)動電路和信號處理電路間有電氣隔離，常見的隔離式電流采集電路有三種基本形式：霍爾電流傳感器結(jié)合運算放大器﹑采樣電阻結(jié)合隔離式運算放大器﹑采樣電阻結(jié)合Σ -型模數(shù)轉(zhuǎn)換器[1]。前兩種方式一般需要結(jié)合電機(jī)驅(qū)動電路控制器（如DSP）的ADC外設(shè)進(jìn)行處理，后者則需要通過FPGA或具有 Σ-調(diào)制器的控制器進(jìn)行處理。電流環(huán)會對采集到的電流進(jìn)行一系列的數(shù)學(xué)運算處理，相比DSP串行運算結(jié)構(gòu)，F(xiàn)PGA的并行運算結(jié)構(gòu)可減小電流環(huán)路延時，提高電流環(huán)帶寬，進(jìn)而提高速度環(huán)響應(yīng)速度[2]。在需要過采樣以及高于16 bit分辨率的模數(shù)轉(zhuǎn)換器的應(yīng)用領(lǐng)域，Σ -型模數(shù)轉(zhuǎn)換器相比傳統(tǒng)逐次逼近式模數(shù)轉(zhuǎn)換器具有很大優(yōu)勢，應(yīng)用也更為廣泛[3]。

文中通過國產(chǎn)EG4A20BG256 FPGA結(jié)合采樣電阻以及Σ -型模數(shù)轉(zhuǎn)換器對永磁同步電機(jī)相電流進(jìn)行了采樣，并同時采樣了霍爾電流傳感器結(jié)合運算放大器的結(jié)果，以便對采樣結(jié)果進(jìn)行分析對比。

1 硬件設(shè)計

實驗電路組成結(jié)構(gòu)如圖1所示。DSP通過門極驅(qū)動電路與三相橋電路驅(qū)動永磁同步電機(jī)勻速轉(zhuǎn)動，AD7403-8為AD7403的8腳封裝，通過采集永磁同步電機(jī)電樞回路采樣電阻端電壓，輸出數(shù)字碼流給EG4A20BG256 FPGA解碼處理，處理結(jié)果發(fā)送給DSP；同時DSP通過霍爾電流傳感器采集永磁同步電機(jī)相電流，并經(jīng)運算放大電路信號調(diào)理后通過其內(nèi)部ADC模塊進(jìn)行采集作為對比樣本。

EG4A20BG256是安路科技推出的一款EAGLE系列國產(chǎn)低成本FPGA，有19 600個LUT單元﹑156 800 kbit存儲器﹑196個用戶I/O口﹑4個PLL﹑還有1個ADC模塊和多個LVDS接口，非常適合伺服控制應(yīng)用領(lǐng)域[4]。

AD7403是一款高性能數(shù)字隔離式模數(shù)轉(zhuǎn)換器，內(nèi)置二階Σ- 型調(diào)制器，可以將模擬信號轉(zhuǎn)換為高速單個位數(shù)據(jù)流，滿輸入量程為±320 mV，可通過調(diào)整輸入端采樣電阻的大小實現(xiàn)采樣電流量程的靈活調(diào)整。AD7403-8采樣電路如圖2所示。其兩側(cè)供電電源相互獨立隔離，右側(cè)3.3 V電源與B0305T隔離式電源轉(zhuǎn)換器共用，左側(cè)5 V隔離電源由B0305輸出提供。左側(cè)VIN+和VIN-引腳通過差分濾波電路采集電機(jī)電樞回路采樣電阻兩端的端電壓。AD7403-8將采樣電壓轉(zhuǎn)換為一組占空比與電壓值相關(guān)的碼流，接收EG4A20BG256 FPGA提供的碼流時鐘，并將碼流發(fā)送至FPGA處理。

2 軟件設(shè)計

此處僅取高16 bit作為轉(zhuǎn)換結(jié)果。上電后FPGA啟動碼流濾波模塊，由于需要和DSP采樣結(jié)果進(jìn)行對比，F(xiàn)PGA采樣時刻需要與DSP輸出PWM周期進(jìn)行同步匹配，當(dāng)?shù)狡銹WM周期時，將FPGA采樣觸發(fā)信號置高并發(fā)送給FPGA；FPGA啟動延時直到延時時間到達(dá)后啟動采樣，保證FPGA與DSP在PWM周期中心時刻同步進(jìn)行采樣；待濾波解碼模塊輸出完成標(biāo)志后，將采樣結(jié)果通過串口發(fā)送至DSP。DSP輸出PWM頻率設(shè)置為10 kHz，當(dāng)前AD7403-8最大吞吐速率遠(yuǎn)高于PWM頻率，可滿足采樣需求，F(xiàn)PGA工作流程如圖3所示。

FPGA開發(fā)環(huán)境為Anlogic TD 5.0.2 64-Bit，F(xiàn)PGA資源消耗情況如圖4所示。

3 實驗分析

在電機(jī)輸入端給定電機(jī)固定電壓，霍爾傳感器經(jīng)DSP處理，AD7403-8經(jīng)FPGA處理采樣到的電機(jī)電樞電流，如圖5所示。

由AD7403手冊[6]可知其輸出單位碼流占空比如表1所示。

AD7403-8輸入端采樣電阻為50 m ，如圖6所示，AD7403-8采樣電流分別為0 A和3.22 A，即輸入端電壓分別為0 mV和161 mV，參見圖6的時鐘和數(shù)據(jù)波形圖。其中，通道1為時鐘波形，通道2為數(shù)據(jù)波形。0 mV時數(shù)據(jù)碼流占空比為50%，161 mV時數(shù)據(jù)碼流占空比為75.16%，占空比符合式（3）。

驅(qū)動電機(jī)勻速轉(zhuǎn)動，霍爾傳感器經(jīng)DSP采集，AD7403-8經(jīng)FPGA處理采集到的電機(jī)電樞電流如圖7所示。

通過兩種方式對上述靜態(tài)和動態(tài)電流采集情況對比可見，EG4A20BG256 FPGA和AD7403-8配合有助于獲得更高精度和更低噪聲的采樣結(jié)果，提升電流環(huán)的性能。

4 結(jié)論

本文利用EG4A20BG256 FPGA設(shè)計了重構(gòu)AD7403-8 模數(shù)轉(zhuǎn)換器的輸出碼流的sinc3濾波器，根據(jù)DSP觸發(fā)實時采樣重構(gòu)電流值，并通過串口發(fā)送給DSP處理，實驗驗證了該設(shè)計的可行性，電流采樣精度較高。

參考文獻(xiàn)：

[1] ADI公司.Σ -轉(zhuǎn)換用于電機(jī)控制[EB/OL]. https：//www. analog.com/cn/technical-articles/sigma-delta-conversionused-for-motor-control.html.

[2] 昌鵬，高瑾.基于FPGA的永磁同步電機(jī)電流環(huán)帶寬拓展的比較研究[J].電機(jī)與控制應(yīng)用， 2018， 48（1）：89-93.

[3] 陳小梅.適用于Sigma-Delta ADC的512倍數(shù)字抽取濾波器的設(shè)計與研究[D].武漢：華中科技大學(xué)， 2016.

[4] 安路科技公司. EAGLE FPGA 器件概覽[EB/OL]. http：// www.anlogic.com/down_view.aspx TypeId=25&Id=138&Fi d=t14：25：14.

[5] 楊貴杰，崔乃政，周長攀.《電機(jī)數(shù)字控制系統(tǒng)集成設(shè)計》系列講座（十三）第6章 基于MCU架構(gòu)交流電機(jī)數(shù)字控制系統(tǒng)集成設(shè)計[J]. 伺服控制， 2013， 000（005）：88-94.

[6] ADI公司. AD7403中文數(shù)據(jù)手冊[EB/OL]. https：//www. analog.com/cn/products/ad7403.html.