MPSoC在多軸伺服電機驅動器上的應用

王邦繼， 王東， 許睿， 張文軒， 劉慶想

(西南交通大學 物理科學與技術學院，成都 610031)

0 引 言

永磁同步電機(permanent magnet synchronous motor，PMSM)省去了轉子勵磁裝置，無需勵磁電流，具有結構簡單、體積小等優點，尤其在空間有限且需要多軸伺服精確控制的應用場合具有廣泛的前景，如工業機器人、數控機床、導彈舵機和相控陣列天線等[1-2]。

目前，多軸伺服控制系統主要包括數字信號處理器(digital signal processor，DSP)的軟件方案以及現場可編程邏輯門陣列(field programmable gate array，FPGA)的硬件方案。DSP的軟件方案，價格低廉、靈活性強，可以實現多種控制算法，得到廣泛的應用。近些年，TI等公司推出了電機專用的DSP控制芯片，計算性能十分強大，還添加了很多電機實際控制需要的外設單元，已成為市場主流伺服控制產品。但軟件串行中斷的執行方式限制了處理器的性能，不適合運算復雜且實時性要求非常高的應用場景，單個DSP難以滿足高精度多軸伺服控制的需求。而采用多個DSP互聯的設計方式，就會使得設計難度增加，成本上升，系統集成度降低，同時各軸之間易出現不同步的問題。因此DSP的軟件方案難以實現多軸伺服電機的高性能控制[3-6]。

FPGA具有高速、低功耗、并行處理和模塊化等特點，允許單一芯片控制多臺電機，部分學者對其開展了深入探索[7-10]。國內李鐵才等人[11-12]對基于FPGA 的高性能多軸伺服系統進行了研究，實現了四軸電機伺服控制 ASIC 芯片等一系列的成果。國外的Hsin-Hung Chou、B-M L等人[13-14]在單片FPGA上集成了多軸控制算法，設計了多軸伺服電機控制平臺。伺服控制系統的位置環、速度環、電流環閉環算法以及相應的信號采集與處理算法由純硬件邏輯實現，實現單FPGA芯片的全數字化多軸控制。這種技術方案由于位置環、速度環需求靈活，純硬件的設計方式很難滿足通用性的要求，而且很難根據外部參數和實時狀態配置參數，存在軟件與硬件功能規劃不合理的問題。

隨著多處理器片上系統(multi-processor system on chip，MPSoC)的發展，Ben Othman等學者[15-18]將其引入電機驅動等實時控制領域，提出了基于FPGA的MPSoC架構，用于實現高實時性、高精度運行的系統。本文提出一種基于MPSoC的多軸伺服驅動方案，該方案采用FPGA作為處理器。在單軸電機控制上，電流環控制IP核實現電流環算法，速度環算法在軟核中實現，通過軟硬件協作的方式完成單軸電機的精確控制。結合MPSoC構建了多軸伺服控制系統，集成了核間通訊和上電自啟動等功能。最后搭建了兩路實驗系統，并通過實驗驗證了方案的有效性。

1 永磁同步電機矢量控制

1.1 永磁同步電機數學模型

表貼式PMSM在d-q軸兩相旋轉坐標系下的電壓方程為：

(1)

式中：ud、uq分別為d、q軸電壓；id、iq分別為d、q軸電流；Ld、Lq分別為d、q軸電感；Rs為定子電阻；ψf為永磁體磁鏈；ωe為轉子電角速度；p為極對數。

在d-q軸兩相旋轉坐標系下的轉矩方程為

(2)

式中Te為輸出轉矩。

忽略摩擦的情況下，在d-q軸兩相旋轉坐標系下的運動方程為

(3)

式中：TL為負載轉矩；B為摩擦系數；J為軸的轉動慣量；ωr為機械角速度。

1.2 矢量控制

矢量控制又稱磁場定向控制，關鍵在于坐標變換，對PMSM主要采用轉子磁鏈定向控制，其控制方式適合伺服控制等小驅量控制場合。目前PMSM的電流環控制策略主要包括：id=0控制方法、cosφ=1控制方法、轉矩電流最大比控制方法以及弱磁控制方法等。對表貼式永磁同步電機而言，為達到伺服系統輸出的全部電流均生成轉矩分量，提高轉矩輸出效率的目的，采用id=0的電流環控制策略是較好的選擇。在此基礎上添加位置環、速度環實現電機的位置伺服控制，其控制框圖如圖1所示。

圖1 位置伺服控制系統結構框圖Fig.1 Block diagram of the position servo control system

2 系統整體方案

圖2給出了這種基于MPSoC的多軸伺服控制方案的整體結構框圖。

為實現單軸電機的高精度控制，結合軟硬件協同設計方法，設計了單軸電機控制模塊。具有高實時性和算法相對單一等特點的電流矢量控制算法以及信號采集、處理算法由純硬件邏輯設計的電流環控制IP核實現，具有強靈活性的速度環算法在嵌入式軟核中以軟件方式實現。單軸電機控制模塊內部包含以下模塊：電流環控制IP核模塊，用于實現對應軸的電流環矢量控制算法以及信號采集和處理算法，將計算的位置、速度信息反饋給從處理器用于閉環控制。從處理器，首先讀取片上共享內存上的數據完成與主處理器之間的核間通訊；其次接收同一模塊內部的電流環控制IP核反饋的速度信息，執行對應軸的速度環算法，根據計算結果輸出電流指令；此外還包括閉環參數配置、多種對外接口等軟件功能。片上RAM，用于存儲從處理器的程序，提供從處理器程序的運行空間。

圖2 多處理器片上系統結構Fig.2 Multi-processor system on chip structure

為實現多軸電機獨立、同步驅動，對單軸電機控制模塊進行多路拓展，設計了多處理器片上系統結構，添加了多個模塊完善片上功能。在主處理器與從處理器間采用MUTEX核與片上共享內存結合的通訊方式實現多處理器間的數據通訊。添加MUTEX核，用于實現多個處理器對片上共享存儲資源的互斥訪問；添加片上共享RAM，用于實現多個處理器通訊時的數據交互以及存儲。

多處理器片上系統還添加了以下模塊：上位機通訊模塊，連接上位機，接受上位機的指令并將其傳輸給主處理器，同時將控制器實時狀態發送給上位機；主處理器，處理上位機的命令，發送任務，控制從處理器及其他模塊完成任務；EPCS控制器對接外部的串行存貯器，通過搬運串行存貯器中的代碼實現FPGA的數據配置；片上RAM模塊存儲主處理器的程序，提供主處理器程序的運行空間。

多處理器片上系統在單片FPGA芯片內部設計完成，FPGA通過外部接口與驅動板連接，獲取位置、速度和電流相關信號用于處理計算，輸出PWM波信號用于電機控制。每一路的電機控制模塊對應一路功率驅動及信號采集電路，彼此無干擾、并行驅動。功率驅動及信號采集電路集成在一塊驅動板上，由功率驅動電路、電流信號采集電路、位置速度反饋電路三部分組成。

3 單電機控制模塊設計

單軸電機的驅動及控制完全由電機驅動控制模塊完成，其具體結構如圖3所示，每一路電機驅動控制模塊內部包括MUTEX核、從處理器、片上RAM以及電流環控制IP核等。下面將對電機控制模塊內兩個重點部分進行介紹。

圖3 電機控制模塊結構Fig.3 Motor control module structure

3.1 電流環控制IP核

電流環矢量控制算法以及信號采集檢測和處理算法部分運算復雜，實時性要求高，選用純硬件邏輯實現，可以提高電流環的頻率響應。綜合考慮速度與資源消耗的情況下，采用時分復用的方式提高系統整體的資源利用率，采用模塊化的設計方式，增強系統的可利用性。電流環控制IP核具體結構如圖4所示。

圖4 電流環控制IP核結構Fig.4 Current loop control IP core structure

時序控制模塊利用各模塊的開啟、關閉端口，控制時序，保證數據流向的正確性，最大程度的利用FPGA的并行處理能力。IP核內部時序關系如圖5所示。

圖5 電流環控制IP核各模塊時序流程圖Fig.5 Timing flow chart of each module of the current loop control IP core chart

電流環控制IP核中clark模塊、park模塊、pid_iq模塊、pid_id模塊、ipark模塊以及SVPWM模塊用于實現電流環的矢量控制算法，采用增量式PID算法實現控制；相電流采集及處理模塊產生ADC接口所需的SPI信號和時序，根據通信協議進行信號采集，對信號處理、計算后得到三相靜止坐標系下a軸、b軸和c軸的相電流；轉速、位置計算模塊接收位置、速度反饋元件的信號，對反饋信號進行處理、計算后輸出電角度值、機械角度值、電角速度值以及機械速度值；CORDIC模塊計算電角度值的正余弦值并將其輸出；總線接口模塊，通過Avalon總線與從處理器進行數據交互，接收從處理器發送的電流控制指令，并將機械角度值與機械轉速值反饋給從處理器。

為提高控制系統的實時性，電流環控制IP核中所有模塊均以硬件語言Verilog實現,在代碼通過編譯后，在Modelsim中進行功能仿真、時序仿真，再綜合生成網表級文件，進行布局、布線、時序分析，將各個模塊組合設計為自定義IP核。

3.2 從處理器

從處理器負責與主處理器數據交互、運行速度環算法和配置參數等功能，采用C語言編寫軟件程序實現功能。從處理器的軟件控制程序由主程序及中斷程序兩個部分組成，主程序部分主要負責NIOS II程序初始化、參數初始化等功能，中斷程序由實時中斷以及定時器中斷兩部分程序組成。NIOS II處理器主程序流程圖如圖6所示。

圖6 NIOS II處理器主程序流程圖Fig.6 NIOS II processor program flow chart

主程序關閉全局中斷，避免初始化被打斷，然后對電機參數、控制器參數等進行初始化，進入實時中斷程序,實時中斷程序流程圖如圖7所示。

圖7 中斷程序流程圖Fig.7 Interrupt program flow chart

外部信號觸發進入實時中斷程序后，NIOS II處理器讀取IP核反饋的機械速度值，然后進行速度環計算，再將計算后得到的q軸電流給定值輸出給對應軸的IP核進行電流環運算。

從處理器與主處理器的數據交互等功能由定時器中斷周期性觸發，保證伺服控制系統運行的正確性，方便設置整體系統參數。

4 兩路實驗系統的構建

為驗證基于MPSoC的多軸伺服控制技術方案的可行性與有效性，對已構建的單軸電機控制模塊進行兩路拓展，在單片FPGA芯片內搭建兩路實驗系統，用于后續實驗驗證。

所使用的開發平臺采用Cyclone V 5CEBA4F23C7N作為主控芯片，包含49K邏輯資源，Altera開發軟件(Quartus II)提供了設計環境與庫，NIOS II軟核、Avalon總線以及可定制IP核，用于設計多處理器片上系統的體系結構。兩路實驗系統利用了FPGA內部32%的邏輯資源，5 476個自適應邏輯單元。FPGA時鐘頻率為50 MHz，電流環控制頻率為100 kHz，速度環控制頻率為25 kHz。

不僅可實現多軸電機驅動控制、上位機通訊等功能，也提高了控制平臺的集成度。系統性的對軟硬件功能進行規劃，實現各功能模塊在硬件和軟件兩方面的合理分配，系統靈活性得到提高，也有利于硬件、軟件的設計，減少設計周期。

4.1 多處理器片上系統的搭建

在開發軟件(Quartus II)中，利用其組件QSYS搭建三核處理器片上系統，為了構建片上系統，除技術方案中已有的主處理器、上位機通訊模塊等功能模塊外，還需添加JTAG UART核、Timer核、PLL核等功能模塊完善片上系統的結構。

JTAG UART核能夠實現PC機與處理器之間的串口通信，實現下載與程序調試功能；System ID核包含兩個32位寄存器，可以將系統ID和生成時間寫入相應寄存器；Timer核帶有Avalon-MM從端口，常被配置為計時器測定時間，也可配置為周期性時鐘源；PLL核用于產生穩定的系統時鐘。

4.2 多處理器片上系統的通訊及上電自啟動

處理器間采用Mutex核與片上共享內存結合的通訊方式，Mutex核是QSYS集成工具中一個基于Avalon總線接口的IP核，在一個時間段內，僅允許一個處理器訪問特定的硬件外設。加入等待時延可避免多個NIOS II處理器對互斥核的爭用。圖8展示了基于Mutex核的通訊流程。

圖8 基于MUTEX核的通訊流程圖Fig.8 Communication flow chart based on MUTEX core

實際應用中，為避免大規模燒錄，多處理器片上系統需實現上電自啟動功能。在系統上電后通過Releasecp等Boot Loader引導程序啟動加載功能，將存儲在串行存儲器中的主處理器軟件程序轉移至片上RAM中，主處理器將每個從處理器的啟動映象復制到對應從處理器的程序存儲片上RAM中，通過軟重置(軟件復位)控制從處理器從各自的程序存儲器中順序啟動。

5 實驗及驗證

在永磁同步電機控制實驗平臺上，對搭建的兩路實驗系統進行實驗驗證，以Cyclone V 5CEBA4F23C7N作為主控芯片，采用增量式光電編碼器與霍爾位置傳感器作為電機位置、速度反饋元件，選用鳴志公司編號為SM0601EE2的永磁同步電機作為實驗電機。驗證平臺如圖9所示，主要包括兩臺永磁同步電機、24 V直流電源、兩塊驅動控制板、鋼制偏心圓、FPGA數字控制器以及PC，PC負責調試程序以及充當上位機。實驗電機參數如表1所示。

圖9 永磁同步電機控制平臺Fig.9 Permanent magnet synchronous motor control platform

表1 實驗電機參數

給定1號軸電機速度剖面為600 r/min到1 000 r/min的梯形波速度曲線，給定2號軸電機速度剖面為-600 r/min到-200 r/min的梯形波速度曲線。圖10是兩臺電機在空載情況下的速度響應曲線。圖11和圖12分別是兩臺電機在給定梯形速度曲線下的q軸電流響應曲線。

圖10 雙軸速度剖面響應曲線Fig.10 Response curve of biaxial speed planing surface

圖11 速度剖面1號軸q軸電流響應曲線Fig.11 Q-axis current response curve of the 1st axis of the speed planer

圖12 速度剖面2號軸q軸電流響應曲線Fig.12 Q-axis current response curve of the 2st axis of the speed plane

由圖可知，速度跟隨情況良好，穩態誤差小。在給定梯形波速度曲線的情況下，1號軸、2號軸的速度滯后小，跟隨過程中速度誤差分別為0.25%、0.32%。兩臺電機可以并行、互不干擾的完成指令，運行期間，電流環控制延時小，響應快。

給定1號軸電機轉速1 000 r/min，給定2號軸電機轉速-1 000 r/min。圖13是兩臺電機在負載情況下的速度響應曲線，其負載為鋼制偏心圓，具體形狀如圖9中所示。

圖13 雙軸帶負載給定速度響應曲線Fig.13 Two-axis load given speed response curve

從上述各圖曲線可以看出，該控制系統速度環響應快，在帶負載情況下會出現少量超調現象，穩態誤差小，在給定轉速的情況下，1號軸、2號軸的動態響應時間分別為17.3 ms與18.5 ms，穩態誤差分別為1.13%、1.35%。

實驗結果表明，基于MPSoC多軸伺服控制技術方案構建的兩路實驗系統，可使用單片FPGA芯片獨立、同步的驅動兩臺電機，各軸之間并行控制、互不干擾，且控制精度高，速度跟隨滯后小，電流環延時小，資源利用率高。

6 結 論

本文提出了一種基于MPSoC的多軸伺服控制方案，在單軸控制上，采用軟硬件協作的方式實現伺服電機的閉環控制，使軟硬件劃分達到最佳平衡。結合MPSoC設計方法，構建了多軸伺服控制片上系統。實驗結果表明，本文提出的基于MPSoC的多軸電機控制方案可以實現多軸電機的并行、同步驅動，調速響應快、滯后小，具有良好的動態響應與穩態特性，證實了本方案的可行性與有效性。