基于CPCI總線的波控單元自動測試臺

李艷華，肖文光

(1. 安徽工商職業學院 應用工程學院，安徽 合肥 231131；2. 中國電子科技集團公司第三十八研究所，安徽 合肥 230088)

在大型相控陣雷達中，波控單元承擔著控制計算機與T/R組件之間的控制碼傳輸、控制指令傳輸、工況信息傳輸的任務.波控單元需要完成數據信息的硬件接口轉換、通信協議轉換等工作[1].由于T/R組件數量眾多，有的陣面甚至達到上萬個，使得波控單元的數量以及單個波控單元控制T/R組件的數量都在顯著增加.因此，波控單元不但功能復雜，而且數量大、接口多，這給波控單元的測試帶來很大挑戰.

波控單元的測試要求是快速高效、故障定位準確、全面測試不遺漏.基于常規儀器儀表的測試方法只能對功耗、工作電壓等參數進行測試，無法對控制碼傳輸功能進行測試，所以設計一種專用測試臺是非常必要的.憑借著結構緊湊、可靠性高、可擴展性強、支持熱插拔等優勢，CPCI總線[2-3]和VPX總線[4-5]已成為嵌入式集成測試領域最常用的總線.VPX總線是一種新興的高速串行總線，雖然傳輸帶寬和可擴展性能都遠遠超過CPCI總線，但是在滿足同等設計條件下，CPCI總線在成本、成熟度、產品可獲得性等方面更具優勢.因此，本文以某相控陣雷達波控單元為測試對象，選擇基于CPCI總線標準構建硬件平臺，提出了一種基于CPCI總線的波控單元自動測試設計方案.

1 CPCI總線特點

CPCI總線是由PICMG(PCI Industrial computer manufacturer’s Group)制定的一種開放工業計算機標準，其具體內容在PICMG系列技術規范中作了詳細定義，這些技術規范見表1所列.

表1 PICMG系列技術規范

在這些規范中，PICMG 2.0是CPCI總線的核心標準，其對6U板卡與背板連接的五個連接器(J1～J5)的引腳進行了定義.其中，J1定義了32位的PCI總線信號，支持33 MHz或 66 MHz 兩種頻率；J2是J1功能的拓展，它將J1原來32位總線擴展到64位總線；J3～J5由用戶自己定義.與 6U 板卡比較， 3U 板卡從硬件到功能都更加精簡，只設計了J1和J2兩個連接器[6].

CPCI總線在工業領域獲得廣泛的應用和普遍的認可，具有如下幾個方面的優點.

(1)兼容標準PCI總線，二者具有相同的布局總線協議.

(2)高傳輸速度，一個32位33 MHz的CPCI總線的傳輸速度可達到132 MB/s，64位66 MHz時最高528 MB/s.

(3)具備歐卡規范，CPCI總線采用歐卡封裝標準，抗震和通風性能明顯增強，更換和維修效率也因其支持前面板插拔得到極大改善.

(4)良好的擴展性，CPCI總線理論上可擴展256個總線設備，每個總線段最高支持8個插槽，是PCI總線的2倍.

(5)抗震性強，傳統的PCI板卡只能固定于一點，震動時板卡和插槽的連接處容易接觸不良.而CPCI 板卡的頂部與周圍都有導軌固定支持，可以保證接觸良好.

(6)支持帶電熱插拔，由于CPCI板卡的插針長短不一，其中地和電源插針的長度最長，保證了板卡安全的帶電插入與拔出.最短的插針是片選IDSEL、BDSEL，通過檢測這兩個信號，系統就可以判斷板卡處于插入過程還是拔出過程[7-8].

2 測試臺架構設計

基于CPCI總線的波控單元自動測試臺如圖1所示.波控單元為待測設備，其P1口與波控計算機連接，用于接收控制碼、時序和上報狀態信息；P2口與二次電源連接，給波控單元供電并監測電源工作狀態；P3～P8口分別與5個T/R組件連接，用于發送控制碼、時序和上報組件狀態信息.

圖1 測試臺組成示意圖

在本設計中，波控單元自動測試臺主要由符合CPCI 6U模塊標準的1個電源模塊、1個計算機模塊、6個接口板(包括后出板)和1個CPCI背板組成.電源模塊通過背板給其余模塊供電，電源種類包括+5 V、+3.3 V、+12 V和-12 V.計算機模塊負責專用測試軟件的運行，完成參數設置、控制碼的生成和比對、產生錯誤模擬指令和BIT測試指令、測試結果的顯示和保存等任務.計算機模塊通過CPCI總線與各接口板通信，最大傳輸速率為528 MB/s.

接口板負責數據的轉發，并通過后出板與波控單元連接.接口板模擬T/R組件通過RS422串口與波控單元通信.6個接口板的硬件和軟件設計完全相同.

3 組成單元的詳細設計

3.1 電源模塊

電源模塊是通過背板給計算機模塊及其他接口板供電的.根據CPCI規范對電源的要求，電源模塊的標準輸出電壓包括+5 V、+3.3 V、+12 V和-12 V 4種.常用的輸入電壓有220 V交流和48 V直流兩種，輸出功率范圍為300 W至700 W，標準厚度為8 HP，4 HP厚度為非標產品.本設計選用的電源模塊原理如圖2所示.

圖2 電源模塊原理圖

該電源模塊額定輸入電壓范圍為100～240 V AC，額定輸入頻率范圍為50～60 Hz，額定輸出功率為500 W.其中，Vo1額定輸出電壓為+5 V，額定電流為40 A；Vo2額定輸出電壓為+3.3 V，額定電流為50 A；Vo3額定輸出電壓為+12 V，額定電流為8 A；Vo4額定輸出電壓為-12 V，額定電流為3 A.電源模塊的輸入內置保險絲進行過流保護，輸入濾波器、壓變電阻和浪涌電流限制器一起提供有效的抗瞬變電壓保護，可將浪涌電流的危害降到最低.電源輸出受INH#引腳的控制，該引腳支持TTL和CMOS邏輯電平.當INH#為低電平，所有的輸出被禁止，該引腳通常連接到機箱電源開關[9].

此外，該電源模塊的設計還采取了輸入反極性保護、輸入欠壓關機、過載保護、熱保護等措施，確保安全可靠.

3.2 計算機模塊

計算機模塊是專用測試軟件運行的硬件平臺，主要由中央處理器、存儲器、顯示控制器、音頻控制器、以太網控制器和通用串口組成.其中，中央處理器是計算機模塊的核心.目前，市場上用的較多的處理器是飛思卡爾的PowerPC處理器[10]和Intel的X86處理器.從早期的P5/P6架構到現在的Core架構，憑借卓越的性能和持續的創新，Intel始終保持業界領先地位[11].計算機模塊采用的是新一代6U雙槽CPCI單板計算機，搭載2.5 GHz雙核Intel處理器i7-3555LE、intel QM77芯片組及最高8 GB容量的雙通道64 bit DDR3L存儲器，支持板載安裝CF卡與SATA硬盤，模塊實物如圖3所示.計算機模塊前面板提供2個GbE接口、3個USB2.0接口和1個VGA顯示接口.J1連接器和J2連接器通過PCIE-PCI橋和CPU連接，PCIE-PCI橋將32 bit/64 bit、33 MHz/66 MHz PCI并行總線轉換成4X PCIE串行總線，減小了信號線的數量和布線難度.計算機模塊采用Intel 82574實現4個GbE接口的通信，2個GbE接口位于前面板，另外2個GbE接口與J3連接器相連以支持PICMG2.16背板協議.通過J3連接器引出的接口還有6個USB2.0接口、1個VGA接口、4個SATA接口、1個PS/2接口和2個RS-232串口.通過J4連接器引出的接口包括1個4X PCIE接口、1個音頻接口、1個DVI接口和3個TTL串口.通過J5連接器引出的接口包括1個4X PCIE接口、1個LVDS接口、1個SATA接口、5個GPIO接口和4個1X PCIE接口.軟件支持Windows XP、Windows7和Linux操作系統.計算機模塊整板采用SMT設計，結構緊湊，可靠性高，抗振性好，能勝任各種現場復雜處理工作.

圖3 計算機模塊

3.3 接口板

接口板與波控單元之間的測試信號包括RS422差分信號和模擬量兩種.除了RS422驅動電路和AD轉換電路之外，接口板還配置了多種接口驅動電路，以滿足通用性和擴展性要求，接口板的設計原理如圖4所示.接口板采用6U結構CPCI總線接口，主要由FPGA控制器、FLASH存儲器、通信接口電路、接口驅動電路、A/D轉換電路、PCI接口電路、電壓調整電路及LED指示

圖4 接口板原理圖

電路組成.FPGA控制器為1片XC5VFX100T芯片，配置FLASH容量為256 MB.通信接口電路包括20路RS422發送接口電路、20路RS422接收接口電路和1路RS232串口電路.接口驅動電路包括8路TTL驅動電路、8路LVTTL驅動電路、16路電平轉換電路和8路CMOS驅動輸出電路.A/D轉換電路可同時檢測16路模擬量，采樣位寬為12 bit，模擬量值為0～5 V.PCI接口電路選用PIC9030芯片實現復雜CPCI協議的實現，簡化了設計.電源調整電路負責將+5 V輸入電壓轉換為+3.3 V、+2.5 V、+1.2 V和+1.0 V為接口板上其它電路供電，LED指示電路提供紅、綠兩色狀態指示.

4 測試流程

測試臺通過閉環收發完成波控單元的控制碼、時序和BIT功能測試，并通過數據比對自動定位故障點.具體測試過程包括正向測試和逆向測試兩種.

4.1 正向測試

正向測試的主要目的是完成控制碼和時序傳輸正確性的判斷，具體測試過程如下.

(1)打開專用測試軟件，加載控制碼配置文件，并對測試模式、時鐘頻率、重復頻率、數據格式、發射脈沖寬度、接收脈沖寬度等參數進行設置.啟動測試后，計算機模塊將控制碼和時序通過CPCI總線發送給接口板1.

(2)接口板1接收控制碼并產生TRT和TRR信號，通過RS422串口轉發給波控單元，傳輸速率為2.5 Mbps.

(3)波控單元對接收到的控制值進行校驗，對TRT和TRR的邏輯相關性、寬度等指標進行驗證.若沒有錯誤則按照T/R組件數據格式重新分包，并通過P3～P8口分別發送給接口板1～接口板6，傳輸速率仍為2.5 Mbps.若打碼值有錯誤則記錄錯誤標志，時序錯誤則強制轉換為正確的時序.

(4)接口板模擬T/R組件接收控制碼和控制時序，FPGA對控制時序進行邏輯和寬度比對，比對結果和控制碼均通過CPCI總線發給計算機模塊.

(5)計算機模塊將接收到的控制碼與所發送控制碼進行比對，比對結果在測試軟件上顯示并存檔，表2為雙通道T/R組件1的控制碼比較結果，共有30個T/R組件.

表2 控制碼比較結果

4.2 逆向測試

逆向測試目的是檢測波控單元的BIT功能.BIT功能是指波控單元上報T/R組件故障和自身狀態信息的能力.自身狀態信息包括數據校驗錯誤、時序邏輯錯誤、脈沖過寬錯誤和A/D檢測信息等[12-13].根據軟件設置，BIT測試既支持單項測試，也支持自動遍歷測試.T/R組件故障模擬測試的具體過程如下.

(1)計算機模塊向各接口板發送T/R組件故障模擬指令0x03，然后等待接口板回饋數據.

(2)接口板解析故障模擬指令，模擬全部T/R組件或部分T/R組件故障，即以RS422信號形式向波控單元發送5個STATE信號，高電平表示故障.

(3)波控單元接收30個STATE信號，并記錄錯誤標記，等待讀取.

(4)接口板1向波控單元發送讀數據時序，讀操作以讀使能信號RDEN下降沿開始，讀數據期間保持低電平，上升沿結束讀操作.波控單元根據讀操作時序發送回饋數據幀.

(5)接口板1接收數據幀并進行校驗，校驗無誤則通過CPCI總線發送給計算機模塊，并在測試軟件上顯示和存檔.表3為BIT測試中主5 V、備5 V、組件故障、過脈寬錯誤、數據校驗錯誤的顯示結果.

表3 BIT測試結果

5 性能分析

波控單元的測試內容包括控制碼測試、布相時間測試、組件故障測試、時序邏輯測試、過脈寬測試、A/D檢測測試和數據校驗測試等項目.T/R組件的控制碼長度為48 bit，則30個T/R組件的控制碼長度為1 440 bit.RS422的傳輸速率為5 Mbps，CPCI總線的傳輸速率按照100 Mbps計算，接口板、波控單元和計算機模塊處理數據的時間小于1 μs，這里忽略不計.控制碼通過CPCI總線的傳輸時間約為3.6 μs，控制碼通過RS422串口的傳輸時間約為297.6 μs，所以控制碼測試的總時間約為301.2 μs.波控單元BIT測試的數據幀長度為128 bit，BIT數據幀通過CPCI總線的傳輸時間小于1 μs，BIT數據幀通過RS422串口的傳輸時間約為25.6 μs，所以BIT測試的總時間約為26 μs.波控單元各功能項測試時間見表4所列.

表4 測試時間列表

自動測試模式下，波控單元的測試時間為控制碼測試時間與BIT測試時間的和，約為326.8 us.因此，基于CPCI架構的波控單元測試臺可在1 ms內自動完成波控單元的正向和逆向功能測試、故障判斷和顯示，功能測試覆蓋率達到100%，符合波控單元測試的設計要求

6 結語

基于CPCI總線的波控單元自動測試臺已在實際項目中得到應用，并在多個產品中得到借鑒使用.與基于常規儀器儀表的測試方法相比，該測試臺在測試效率、測試覆蓋率、通用性、可擴展性等方面都具有明顯優勢，不但滿足了波控單元電路輸入輸出信號的自動控制和測試要求，而且開發的接口板可以滿足TTL、LVTTL、RS422、RS232、CMOS、A/D等多種接口信號的測試需求.該測試臺可根據測試電路需求對后出板接口形式進行調整，非常適合雷達系統中不同單機或分系統的試驗測試，便于設計師快速構建適合自己項目的測試系統.