沈 凡 陳建軍* 池雅慶 梁 斌 王 珣 文 溢 郭 昊
①(國防科技大學計算機學院 長沙 410073)
②(同濟大學土木工程學院 上海 200092)
單粒子瞬態(Single Event Transient, SET)是由高能帶電粒子轟擊電路中的敏感節點而產生的電壓或者電流的暫時性波動,是一種單粒子效應。當高能帶電粒子轟擊半導體器件時,沿著粒子軌跡電離出電子-空穴對,這些載流子在電場的作用下通過電荷擴散和漂移進行輸運。電荷輸運的過程導致器件中發生電流瞬變,從而引起單粒子效應。器件中對于高能粒子轟擊最敏感的區域通常是反向偏置的p-n結,這是因為p-n結耗盡區的強電場可以通過漂移運動非常有效地收集由高能粒子激發的電荷。SET脈沖可以在電路中進行傳播并影響電路的電學性能,甚至導致電路不能正常工作[1-3]。電路對SET的敏感性主要與電路的架構、器件的工作頻率以及工作電壓有關。隨著半導體制造工藝尺寸的縮減,晶體管幾何尺寸減小和柵氧層變薄,器件發生SET所需的電荷變得更少,這導致電路對SET更加敏感[4,5]。
低壓差線性穩壓器(Low-DropOut regulator,LDO)具有結構簡單、噪聲低、響應快等優點被廣泛應用于空間探索、高能物理實驗等應用環境中。然而重離子實驗、脈沖激光實驗和電路仿真表明,線性穩壓器非常容易發生單粒子瞬態效應。線性穩壓器發生SET后輸出的較大電壓脈沖有可能影響電路正常工作甚至損壞其他電路模塊。因此研究線性穩壓器的單粒子瞬態效應具有非常重要的意義。研究SET的加固,通常以電壓脈沖的幅度和寬度作為標準。輸入電壓、負載電流、負載電容等工作條件會影響線性穩壓器輸出的SET響應[6-12]。研究表明,線性穩壓器內部對SET敏感的節點位于誤差放大器(Error Amplifiers, EA)和帶隙基準(BandGap Reference, BGR)[13-15]。研究人員研究了一些商業線性穩壓器的單粒子瞬態效應,這些研究為線性穩壓器的SET加固提供了有效的參考設計。然而這些被研究的器件是分立器件,且生產工藝落后于先進工藝[16-18]。在現代集成電路中,為了提高集成度和性能,通常將多個器件采用標準CMOS工藝集成在同一個芯片上,即片上系統(System On a Chip,SOC)。因此,有必要研究基于快速發展的先進工藝上的片上LDO的SET加固方法。
本文通過SPICE電路仿真和重離子實驗研究了一種28 nm CMOS工藝片上低壓差線性穩壓器的單粒子瞬態效應。通過SPICE電路仿真確定電路中的敏感節點,并分析這些敏感節點發生SET的機制。根據SET的發生機制,提供了加固LDO的方法。最后通過重離子實驗驗證了該加固方法的有效性。
本文研究的LDO結構如圖1所示,包含功率管(Power MOSFET, MP)、反饋電阻網絡、誤差放大器、環路濾波電容C1、帶隙基準、電荷泵(Charge Pump, CP)等。帶隙基準為誤差放大器同向輸入端提供穩定的參考電壓。電荷泵模塊將輸入的1.8 V電源升壓到2.35 V后為誤差放大器供電。在誤差放大器內部,輸入級采用1.8 V電源供電,而輸出級采用2.35 V供電,這樣可以提高功率管柵極的電壓,從而實現非常小的輸入到輸出的電壓差。反饋電阻網絡對輸出的電壓進行采樣后反饋給誤差放大器的反向輸入端。誤差放大器對反饋的輸出信號和參考電壓的差值進行放大后驅動功率管的柵極。與功率管并聯的電容C1作為環路濾波電容提供一個極點,補償電路以提高穩定性。
圖1 線性穩壓器的結構
誤差放大器的結構如圖2所示,采用的是一個差分轉單端的折疊式共源共柵運算放大器。其中,M1,M2和M3組成一個PMOS差分輸入對,M3為差分輸入對提供尾電流源。M6和M7是共源共柵器件。M8和M9為共源共柵結構提供偏置電流。M4和M5作為輸出級的負載管。M10和M11是啟動電路。
圖2 誤差放大器的結構
為了確定LDO內部SET敏感節點及SET產生機制,采用 SPICE電路仿真模擬重離子轟擊電路。用式(1)所示的雙指數電流源解析模型來模擬SET的電流脈沖[19-21]
其中,I0是SET脈沖電流的最大值,其值等于Q/(tf–tr),Q是重離子入射后沉積形成的電荷量,tf是電流脈沖上升時間常數,tr是電流脈沖下降時間常數。在正常工作的MOSFET器件中,漏極和襯底通常會形成反向偏置的p-n結,該區域對SET最敏感,因此在進行電路仿真時,電流源從敏感器件的漏極注入。雙指數電流源的參數值采用一個經驗值,這個經驗值通過SPICE電路仿真結果和重離子實驗結果對比之后確定。從圖1可以看到,線性穩壓器內部主要由功率管、環路濾波電容、誤差放大器、帶隙基準、電荷泵組成,SPICE電路仿真結果表明功率管柵極等效電容和誤差放大器對LDO的SET具有重要的影響,下面分別對功率管和誤差放大器進行具體分析。
功率管的源極直接連接到線性穩壓器的輸出,能夠直接影響輸出電壓。然而,功率管由許多尺寸非常大的NMOS并聯組成。由重離子轟擊而電離出的電荷和由此產生的電流不會非常大。功率管MP的漏極接與穩壓器的輸入電源直接相連,襯底直接與地相連,因此漏極和襯底、源極和襯底都構成反向的PN結都為敏感區域。當重離子轟擊功率管漏極和襯底之間的敏感區域時,脈沖電流從輸入電源流向地,而穩壓器的輸出電流不會受到影響。當重離子轟擊功率管源極與襯底之間的敏感區域時,大部分電子通過溝道向漏極運輸,只有很少一部分經過源極,因此脈沖電流主要還是從電源流向地。在SPICE電路仿真時,把雙指數電流源從功率管的漏極注入,發現線性穩壓器的輸出電壓幾乎保持不變;當把雙指數電流源從功率管的源極注入時,從源極注入的電流幾乎全部從漏極流出,而穩壓器的輸出電壓只有2 mV的變化,如圖3所示,仿真結果驗證了分析的正確性。
圖3 轟擊功率管源極后穩壓管輸出波形
用雙指數電流源轟擊誤差放大器內部節點,按照穩壓器輸出SET脈沖幅度大小區分敏感程度,最敏感的5個節點分別是M6, M8, M5, M7和M9,輸出的瞬態脈沖波形如圖4所示。瞬態脈沖類型有正脈沖和負脈沖,而且脈沖寬度是一個常數,大概是100 ns。而轟擊M1, M2, M3, M4后輸出的脈沖波形幅度最大只有30 mV。轟擊M4時,轟擊M4漏極,脈沖電流對M5柵極節點電容迅速充電導致電壓升高,靜態為2V,升高后大于2V,導致M5關閉,不會影響后級。M4漏極電壓高于襯底和源極,因此脈沖電流經漏極流向襯底泄放。轟擊M3漏極時,脈沖電流一部分通過溝道被電源VDD吸收,另一部分流入M1, M2的源極,再經過M1,M2漏極,之后其中大部分電流經過啟動電路M10和M11漏極流向地,而流經M6, M7, M8,M9的電流很少。轟擊M1, M2的情況與轟擊M3情況類似,脈沖電流主要通過啟動電路M10或M11流向地,因而對LDO輸出電壓影響很小。
圖4 轟擊誤差放大器內部敏感節點后的輸出脈沖
重點分析雙指數電流源注入M6的情況,如圖5所示,SET的產生過程分為3個階段。第1個階段從T1~T2,由電荷輸運導致的瞬變電流對M4和M5的柵極寄生電容進行放電,導致M5的柵極電壓降低,進而導致M5的漏極電流增大。該階段中,M5柵極電流由零開始增加,再減小到0。M7的漏極電流開始增大,誤差放大器的輸出電壓開始增大。第2個階段從T2開始到T3結束,M4和M5柵極電流開始反向增大,向柵極充電,M5柵極電壓因此開始升高,M5漏極電流開始減小。第3個階段從T3開始直到誤差放大器的輸出電壓恢復到正常值。在T3時刻之前,M5漏極電流大于M7的漏極電流,兩者的電流差值對誤差放大器的輸出電容進行充電,其輸出電壓增大;T3時刻之后,M5的漏極電流小于M7的漏極電流,誤差放大器的輸出電流極性相反,開始對輸出電容進行放電,輸出電壓開始降低。
圖5 轟擊M6時誤差放大器輸出的SET脈沖產生過程
對于轟擊誤差放大器內部其他節點的情況,當轟擊M8時,SET脈沖產生過程和轟擊M6類似也需要上述3個過程。但轟擊M5, M7, M9時,由電荷輸運導致的瞬變電流直接對誤差放大器輸出電容進行充電或放電,充電和放電電流不會經過M5。
在電容充電和放電過程中,電容兩端的電壓變化U、充電或放電電流I、充電或放電時間t與電容的電容值C之間的關系如式(2)所示
對于一個單粒子事件,電容充電或放電時間是一個常數,那么電容兩端的電壓變化與充電或放電電流成正比。
在圖1所示的穩壓器中,環路濾波電容C1與功率管的柵極并聯,而且功率管的尺寸比較大,因此柵極電容也比較大,誤差放大器的輸出等效電容是C1和功率管柵極寄生電容的總和。重離子轟擊誤差放大器中的敏感節點后產生SET脈沖電流將會對誤差放大器的輸出電容進行充電或放電。如果脈沖電流為正向,則電容被充電,SET為正脈沖;反之如果脈沖電流為反向,則電容被放電,SET為負脈沖。對于一個給定的SET脈沖,根據式(2)可以知道電容兩端的電壓變化與電容值成反比。因此可以通過增大環路濾波電容C1的電容值來降低單粒子瞬態脈沖在誤差放大器輸出端產生的電壓脈沖幅度,進而降低LDO輸出脈沖幅度。圖6是在SPICE電路仿真中,轟擊EA的一個敏感點后,環路濾波電容C1的值對LDO輸出電壓脈沖的影響。可以看到,隨著電容C1的值增大,LDO輸出的SET脈沖幅度減小,寬度緩慢變大。仿真中也發現,隨著功率管的寬度變大,穩壓器輸出的SET脈沖也具有上述變化趨勢。這是因為功率管的寬度越大,柵極等效電容也越大,誤差放大器的輸出負載電容因此增大。
圖6 環路濾波電容C1對穩壓器輸出脈沖電壓的影響
當模擬重離子轟擊M6時電容的充電或放電電流值等于M5的漏極電流與M7的漏極電流的差值。M5工作在飽和區,其漏極電流與柵源電壓的比值用跨導gm表示[22],如式(3)所示
其中,Cox是單位面積的柵氧化層電容,μ是載流子遷移率,W是柵寬,L是柵長,VTH是閾值電壓,VGS是柵源電壓。在電路設計中,通常調整寬長比W/L來優化電路性能。如圖7所示,改變M5的寬長比,M5的漏極電流和誤差放大器的輸出電壓脈沖幅度會隨著寬長比的增大而增大。
圖7 改變M5的寬長比對M5漏極電流和誤差放大器輸出脈沖電壓幅度的影響
M7的柵極電壓非常小,漏極電流非常小,因此誤差放大器輸出電容的放電過程非常緩慢。如圖8所示,改變M7的寬長比,M7的漏極電流隨著M7的寬長比增加而增大,電容的放電過程更快,因此脈沖寬度更窄。
圖8 改變M7的寬長比對M7的漏極電流和誤差放大器的輸出脈沖寬度的影響
根據以上仿真結果可以提出LDO加固方法,即增加環路濾波電容C1的電容值來降低SET脈沖幅度,減小M5的寬長比來降低SET脈沖幅度,或增加M7的寬長比來減小SET脈沖寬度
為了驗證SPICE電路仿真結果的正確性和分析的正確性,設計了測試芯片進行重離子實驗。基于圖1的結構設計了3個LDO, LDO1中環路濾波電容C1的值為0.32 pF, LDO2中環路濾波電容C1的值為0.62 pF, LDO3中環路濾波電容C1的值為0.16 pF,其余電路模塊參數一樣, LDO1和LDO2中M5,M7的柵寬是LDO3的4倍。
LDO的測試芯片采用28 nm CMOS體硅工藝制作。測試芯片中LDO的輸入電壓為1.8 V,負載電流設置為5 mA,負載電容為0.65 pF,輸出電壓大約為0.9 V。測試芯片被減薄至30 μm后安裝在印制電路板上進行測試。在空氣室溫條件下中用重離子垂直入射測試芯片。LDO的輸出連接到示波器,示波器采用高于或低于穩壓器正常輸出電壓20 mV的閾值進行觸發,一旦LDO的輸出電壓變化超過20 mV,示波器就會被觸發,并將波形數據存儲方便后續處理。
重離子實驗在中國原子能科學研究院的HI-13串列加速器和空間環境地面模擬裝置(SESRI)實施,分別采用了Ge, Ti, Cl和U粒子進行實驗,這些裝置提供的重離子束可以用來進行單粒子效應實驗。表1提供了實驗所采用的粒子及其粒子能量、Si中射程、LET值。
表1 重離子參數
圖9是在U粒子的轟擊下3個LDO的典型SET脈沖波形。可以看到,LDO1和LDO3的脈沖幅度變化更大;而LDO2的脈沖幅度變化相對較小。LDO2和LDO3的持續時間比LDO1較長。圖10是在各種重離子轟擊下獲得的SET脈沖電壓變化幅度和持續時間分布圖。從中可以看到,LDO2比LDO1具有更小的脈沖電壓變化幅度和更大的脈沖持續時間,這是因為LDO2的環路濾波電容比LDO1的大。LDO3比LDO1有更大的脈沖持續時間,LDO3中M7的寬度比LDO1的小,導致輸出更寬的脈沖寬度。
圖9 重離子實驗獲得的典型SET脈沖波形
圖10 SET電壓變化幅度和持續時間分布圖
圖9和圖10的重離子實驗結果與圖6和圖8所示的SPICE電路仿真結果符合,說明加固效果有效,增加環路濾波電容的值可以顯著地減小單粒子瞬態脈沖幅度,增加M7的柵寬可以減小單粒子瞬態脈沖寬度。
然而,改變環路濾波電容和器件的長寬比會影響LDO的瞬態響應、穩定性和功耗等特性,因此在實際的應用中需要根據設計需求在單粒子瞬態加固性能和穩壓器的瞬態響應、穩定性和電路功耗之間進行折中設計。圖11是負載電流在5 mA和10 μA之間跳變時,C1的值對LDO負載瞬態響應的影響,可以看到隨著C1值增大,LDO的負載瞬態響應變慢。圖12是C1的值和器件長寬比對LDO電源抑制比的影響,可以看到在低頻區域電源抑制比與C1的值關系不大,M5器件尺寸越大,電源抑制比越差,M7器尺寸越大電源抑制比越好。圖13是C1的值和器件長寬比對LDO相位裕度的影響,可以看到當增益在0 dB時,相位裕度大概在91°左右,受環路電容C1和M5, M7尺寸參數的影響很小。表2是C1的值和器件長寬比對LDO功耗的影響,從中可知,當M7寬度增加時,EA的功耗增加。
表2 C1的值和器件長寬比對LDO功耗的影響
圖11 C1的值對LDO負載瞬態響應的影響
圖12 C1的值和器件長寬比對LDO電源抑制比的影響
圖13 C1的值和器件長寬比對LDO相位裕度的影響
本文通過SPICE電路仿真研究了LDO內部的誤差放大器敏感節點、環路濾波電容大小、功率管尺寸對線性穩壓器的SET的影響。仿真結果表明,環路濾波電容越大,輸出脈沖的電壓變化幅度越小,脈沖寬度有較小的增大。通過雙指數電流源模擬,找到了誤差放大器內部敏感節點位置,并分析了單粒子瞬態脈沖的產生和傳播過程。誤差放大器內部相關晶體管的尺寸也會影響單粒子瞬態脈沖的幅度和寬度。根據SPICE電路仿真結果,提出了加固方法并設計了測試芯片,經過重離子實驗進一步驗證了仿真的結果。本文的SPICE電路仿真和重離子實驗結果為LDO的單粒子瞬態效應加固設計提供了一種有效的參考方法。