CLLC諧振變換器同步整流軟開關(guān)失效分析與應(yīng)對

摘 要：

同步整流（SR）是提高CLLC諧振變換器運行效率的有效方法，但由于功率管寄生電容等因素的影響，同步整流存在軟開關(guān)失效的風(fēng)險。因此，為同時實現(xiàn)同步整流和軟開關(guān)，在變換器副邊不控整流的基礎(chǔ)上，分析了不同運行狀態(tài)下同步整流軟開關(guān)的失效原因，以及軟開關(guān)實現(xiàn)的有效范圍。提出了不同運行狀態(tài)下的同步整流數(shù)字控制方法，可在保證實現(xiàn)同步整流軟開關(guān)的同時，提高同步整流的運行范圍，從而保證變換器在不同運行狀態(tài)下的運行效率。同時，改進了不同運行狀態(tài)下同步整流開通和關(guān)斷時刻的計算方法，使得同步整流的控制無需電流傳感器和其他額外硬件電路的參與，可應(yīng)用于原本無同步整流控制相關(guān)硬件的雙向CLLC諧振變換器中。搭建了實驗平臺，驗證了所提方法的有效性。

關(guān)鍵詞：CLLC諧振變換器；同步整流；軟開關(guān)；運行效率；軟開關(guān)失效；寄生電容

DOI：10.15938/j.emc.2024.08.015

中圖分類號：TM46

文獻標志碼：A

文章編號：1007-449X（2024）08-0143-09

Soft-switching failure analysis and countermeasures for synchronous rectification of CLLC converter

ZHANG Guopeng1， SUN Xindi1， WANG Hao1， LIU Yonghui1， TAO Haijun1， HUANG Lulu2

（1.School of Electrical Engineering and Automation， Henan Polytechnic University， Jiaozuo 454003， China;2.State Grid Shanghai Energy Interconnection Research Institute Co.， Ltd.， Shanghai 201210， China）

Abstract：

Synchronous rectification （SR） is an effective method to improve the operational efficiency of CLLC resonant converters， However， due to factors such as parasitic capacitance of power transistors， there is a risk of soft-switching failure in SR. To achieve both SR and soft-switching simultaneously， based on uncontrolled rectification on the secondary of the converter， the failure reasons of the SR soft-switching under different operating states were analyzed， as well as the effective range of soft-switching implementation. A digital control method for SR under different operating states was proposed， which can improve the operating range of SR while ensuring the implementation of SR soft-switching， thereby ensuring the operating efficiency of the converter in different operating states. At the same time， the calculation method for the ON and OFF times of SR under different operating states was improved， so that the control of SR does not require the participation of current sensors and other additional hardware circuits， and can be applied to bidirectional CLLC resonant converters that originally did not have SR control related hardware. An experimental platform was built to verify effectiveness of the proposed method.

Keywords：CLLC resonant converters; synchronous rectification; soft-switching; operating efficiency; soft-switching failure; parasitic capacitance

0 引 言

隨著交直流微電網(wǎng)、電動汽車、電力電子變壓器等技術(shù)的發(fā)展，對各類雙向隔離型電源的效率和功率密度有了越來越高的要求［1-8］。采用同步整流（synchronous rectification，SR）控制的CLLC諧振變換器（以下簡稱變換器）以其優(yōu)良的運行效率和軟開關(guān)特性受到了越來越多的關(guān)注［9-10］。若變換器利用MOSFET體二極管進行不控整流，體二極管具有較高的導(dǎo)通壓降，這會帶來額外的導(dǎo)通損耗，因此為提高變換器運行效率，當(dāng)電流流過二極管時，通過同步整流控制，使電流流過導(dǎo)通電阻較小的MOSFET。

變換器同步整流的控制信號由副邊電感電流的極性決定，對其準確的檢測至關(guān)重要，檢測的方法可分為硬件法和軟件法兩類。文獻［11］采用高精度的羅氏線圈檢測副邊電感電流，通過硬件比較器，產(chǎn)生同步整流的控制信號。當(dāng)變換器工作在欠諧振運行狀態(tài)（lower resonant frequency mode，LRFM）時，在電流的過零點處采用消隱脈沖的方法，避免同步整流的錯誤開啟。這種方案檢測電流無磁滯效應(yīng)，相位誤差幾乎為0，是同步整流的一種理想實現(xiàn)方案，但其成本較高，不適用于對成本敏感的場合。開關(guān)管漏源電壓檢測是一種無損、低成本的同步整流控制策略，但在欠諧振寄生振蕩區(qū)漏源電壓振蕩嚴重，最終達到0，容易引起同步整流錯誤開啟。為此，文獻［12］建立寄生震蕩區(qū)電壓振鈴模型，并給出了變換器參數(shù)設(shè)計原則，使得寄生振蕩區(qū)漏源電壓在整個負載范圍內(nèi)始終高于0，從而消除了提前開通或多次開通的問題。但此方法僅可為具有漏源電壓檢測的CLLC諧振變換器提供設(shè)計指導(dǎo)，具有一定的局限性。文獻［13］采集副邊電感電壓代替漏源電壓，利用電感電壓與電感電流數(shù)學(xué)關(guān)系，通過硬件獲取副邊諧振電感電壓的積分值，進而間接獲得電感電流的信息。變換器工作在欠諧振或準諧振運行狀態(tài)（resonant frequency mode，RFM）時，同步整流的開啟時刻與原邊脈沖保持一致，關(guān)斷時刻由副邊電感電流的第一次過零點決定，從而避免電路寄生振蕩的影響；過諧振運行狀態(tài)（upper resonant frequency mode，URFM）時，為實現(xiàn)零電壓開通（zero voltage switch，ZVS），設(shè)置開通延時，延時與電路參數(shù)和運行狀態(tài)有關(guān)，需實時計算開通延時，增加了復(fù)雜度。同時在高電壓的應(yīng)用場合，受制于傳感器的耐壓，變換器的體積控制也較為困難。文獻［14］去除了高頻信號檢測電路，根據(jù)變換器的系統(tǒng)參數(shù)、開關(guān)頻率與傳輸功率，計算出同步整流驅(qū)動信號與原邊驅(qū)動信號的移相角。由于同步整流信號與原邊信號的占空比保持一致，導(dǎo)致在變換器欠諧振運行狀態(tài)時，同步整流的關(guān)斷時刻會進入電流寄生振蕩區(qū)，影響同步整流軟開關(guān)的實現(xiàn)。為避免該現(xiàn)象的發(fā)生，文獻［15］建立了變換器精確的時域模型，在此基礎(chǔ)上，實時計算同步整流的關(guān)斷時刻。但由于計算涉及變換器的參數(shù)、運行狀態(tài)以及高階微分方程組的求解，實現(xiàn)較為復(fù)雜。文獻［16］推導(dǎo)出欠諧振運行狀態(tài)下，副邊同步整流導(dǎo)通時間與諧振周期基本相等的結(jié)論。若開關(guān)頻率確定，則可通過固定的諧振周期直接控制同步整流關(guān)斷，從而克服了文獻［15］的不足，但并未分析過諧振運行狀態(tài)下同步整流方案。文獻［17］進一步考慮了控制延時、死區(qū)延時和變換器參數(shù)變化對同步整流的影響，對同步整流的關(guān)斷時刻進行了調(diào)整，這也造成了欠諧振和準諧振運行狀態(tài)下關(guān)斷時刻的提前，導(dǎo)致關(guān)斷時未能實現(xiàn)零電流關(guān)斷（zero current switch，ZCS）；過諧振運行狀態(tài)下，保持原副邊脈沖一致，僅考慮開通和關(guān)斷延時，則有軟開關(guān)失效風(fēng)險。文獻［18］通過分析計算和分段擬合的方法得到同步整流開關(guān)時刻，實現(xiàn)純數(shù)字控制。但過諧振同步整流關(guān)斷時刻與原邊驅(qū)動信號保持一致，則會導(dǎo)致不能實現(xiàn)ZCS；且當(dāng)變換器參數(shù)改變時，需重新擬合數(shù)據(jù)。文獻［19］針對高壓應(yīng)用場合，提出一種雙向阻抗的同步整流驅(qū)動方案，該方法基于基波等效阻抗，計算得到同步整流導(dǎo)通時間，可在不增加輔助電路的情況下提高效率和抗開關(guān)噪聲干擾能力。然而，該方法保持同步整流驅(qū)動信號開通時刻和原邊驅(qū)動信號開通時刻一致，并未考慮寄生電容對同步整流零電壓開通的影響，導(dǎo)致開通時無法實現(xiàn)ZVS；此外，過諧振時，未考慮副邊電流的過零點與原邊驅(qū)動信號的時間關(guān)系，僅計算同步整流導(dǎo)通時間，導(dǎo)致同步整流關(guān)斷過早，無法實現(xiàn)ZCS。

以上文獻雖然都實現(xiàn)了同步整流，但并未充分考慮功率管寄生電容與原邊死區(qū)時間對同步整流管軟開關(guān)的影響，不合理的觸發(fā)會導(dǎo)致額外的損耗。本文提出一種基于基波阻抗的同步整流控制方法，通過對變換器不同運行狀態(tài)分析，得出同步整流軟開關(guān)失效范圍與實現(xiàn)條件；欠諧振與準諧振運行狀態(tài)時，根據(jù)變換器原理與特性分析同步整流零電壓開通范圍；通過基波阻抗得到過諧振時副邊電感電流過零點；在以上基礎(chǔ)上，總結(jié)同步整流信號與原邊控制信號的時間關(guān)系；最后，在搭建的實驗樣機上對所提方法進行驗證。

1 系統(tǒng)描述與控制

變換器拓撲如圖1所示。原、副邊采用H橋全橋構(gòu)成對稱結(jié)構(gòu)，Lr1、Lr2為原、副邊諧振電感，Cr1、Cr2為原副邊諧振電容，T為高頻變壓器。為保證雙向運行的一致性，取Lr1=n2Lr2、Cr1=Cr2/n2，n為T原副邊的變比，可得諧振電感與諧振電容的固有諧振周期Tr為

Tr=1fr=2πLr1Cr1。（1）

式中fr為諧振頻率，與外加激勵和負載無關(guān)。

圖1中：Lm為T等效至原邊的勵磁電感；P1～P4、S1～S4分別是變換器原、副邊全橋的功率管；CP1～CP4、CS1～CS4，DP1～DP4、DS1～DS4分別為各功率管上的寄生電容Coss和體二極管；ip、is、im分別為Lr1、Lr2、Lm的電流；Uin和Uo為原、副邊的直流側(cè)電壓；uAB、uCD為原、副邊的交流側(cè)電壓。定義變換器由原邊向副邊傳遞能量為正向運行，反之為反向運行。

變換器正向運行時，P1、P4施加相同的控制脈沖，脈沖頻率fs，占空比為50%；P2、P3分別施加與P1、P4互補的含死區(qū)的控制脈沖，從而在原邊橋的交流側(cè)形成一個頻率為fs、占空比為50%的交流方波電壓uAB。同理，若副邊采用同步整流方案，S1、S4脈沖相同，S2、S3脈沖相同。由于變換器的阻抗會隨著所施加電壓的頻率而改變，因此根據(jù)分壓原理，通過調(diào)整fs即可控制原邊對副邊功率傳輸?shù)拇笮。?0-21］。

2 運行狀態(tài)與同步整流

根據(jù)fs與fr的大小關(guān)系，可將變換器運行狀態(tài)分為3種：欠諧振運行狀態(tài)（fslt;fr）、準諧振運行狀態(tài)（fs=fr）以及過諧振運行狀態(tài)（fsgt;fr）。副邊采用不控整流時變換器3種運行狀態(tài)的波形如圖2所示。

圖2中：P1～P4為對應(yīng)P1～P4的控制脈沖；VDS，S3為S3的漏源極電壓；Ts=1/fs為開關(guān)周期，dTs為uAB、uCD的時間差，其中d為占空比。由于變換器波形的正、負半周周期對稱，下面僅以正半周期為例，分析3種運行狀態(tài)下同步整流軟開關(guān)的失效范圍。為簡化分析，同步整流部分以S3、DS3、CS3的動作與電壓變化展開分析，忽略開關(guān)管的損耗、導(dǎo)通壓降以及線路阻抗。

2.1 欠諧振運行狀態(tài)

變換器工作波形如圖2（a）所示，根據(jù)P1～P4的開關(guān)時刻以及is的過零點，將圖2（a）波形的正半周期分為3個時段，且僅分析同步整流軟開關(guān)實現(xiàn)范圍。

［t0， t1）：電路運行如圖3（a）所示。t0時刻P2關(guān)斷，is由0變正，且逐漸增大。由于變換器S3上CS3的影響，t0時刻VDS，S3的電壓并不為0，is將VDS，S3降至0后，DS3導(dǎo)通。若S3在CS3未放電完全時開通，則會導(dǎo)致同步整流的ZVS開通失效。而當(dāng)CS3在放電完成后，若不開通S3，is將通過二極管。因此S3需要在t0時刻增加寄生電容放電時間延時，以避免S3 ZVS失效。

［t1， t2）：isgt;0流過DS2、DS3，CS2、CS3電壓被鉗位為0。若在此時段開通S3，同步整流也可實現(xiàn)ZVS開通，但開通時間越晚，同步整流的作用時段就越小，更多的能量將通過二極管傳遞，從而增加變換器的導(dǎo)通損耗。

［t3， t4）：電路運行如圖3（b）所示。此時段為寄生振蕩區(qū)，變換器原邊不再向副邊傳遞能量。t3時刻is降為0，DS3零電流自然關(guān)斷，然后寄生電容進行反復(fù)充放電。VDS，S3與is在CS1～CS4以及Lr2、Lm、Cr2構(gòu)成的諧振電路中高頻振蕩；CS1、CS4串聯(lián)與CS2、CS3并聯(lián)構(gòu)成的等效電容Co，以及振蕩周期To分別為［22］：

Co=2CS1CS4CS1+CS4=Coss；（2）

To=2π（Lr+2Lm）（Lr+Lm）LrCoss。（3）

式中，由于n=1，則Lr=Lr1=Lr2。

由于is與VDS，S3的寄生振蕩，兩者不同時為0，因此，此時段內(nèi)，除t2時刻以外的其他時刻，若關(guān)斷S3，同步整流ZCS均有失效風(fēng)險。

圖2（b）為變換器準諧振運行狀態(tài)工作波形。is處于臨界導(dǎo)通狀態(tài)。與欠諧振運行狀態(tài)相比，缺少了寄生振蕩時段，其他狀態(tài)均與欠諧振運行狀態(tài)一致，此處不再贅述。

2.2 過諧振運行狀態(tài)

如圖2（c）為變換器過諧振運行狀態(tài)的工作波形，此狀態(tài)下，is處于臨界導(dǎo)通狀態(tài)，過零點附近不會產(chǎn)生寄生振蕩。與欠諧振運行狀態(tài)類似，將正半周期分為3段。

［t0-t1）：電路運行如圖3（c）所示。t0時刻P2關(guān)斷，is小于0，uAB由-Uin增大至Uin。is通過DS1、DS4續(xù)流，VDS，S3=Uo，uCD=-Uo。若此時段內(nèi)開通S3，同步整流的ZVS開通將失效。

［t1-t2）：t1時刻is過0，與欠諧振運行狀態(tài)類似，is過零點后，受Coss的影響，is先對CS3放電，VDS，S3逐漸降低。若此時段內(nèi)開通S3，由于VDS，S3≠0，同步整流的ZVS開通將失效。

［t2-t3］：電路運行如圖3（d）所示。與［t0， t1）時段中心對稱，電流方向相反。t0時刻P2關(guān)斷，isgt;0逐漸減小，t3時刻is降為0。可見，除t3時刻外均無法實現(xiàn)同步整流的ZCS關(guān)斷。

此外，is在過零處有極大的變化率，因此DS3將無法實現(xiàn)ZCS，存在較大的反向恢復(fù)損耗［23］，若采用同步整流策略，則可減小此損耗。

3 改進的同步整流控制

3.1 同步整流開通時刻

由第二節(jié)分析可知，變換器同步整流管實現(xiàn)ZVS的有效范圍與MOSFET的寄生電容Coss放電時間tc有關(guān)。is過零點至Coss放電為0的時間計算涉及高階微分方程的求解，不易實時獲取。由圖2（a）中t2～t3時段Coss充放電過程可知，Coss充放電周期約為To，放電時間近似為To/2，即

tc≈To2。（4）

因此可在副邊電流過零點處增加To/2延時，即可實現(xiàn)同步整流ZVS。因此欠諧振與準諧振運行狀態(tài)下，將S3的開通時刻設(shè)置為t0+To/2；過諧振運行狀態(tài)下，將S3的開通時刻設(shè)置為t1+To/2。

由式（3）可知，寄生電容放電時間tc隨Lr、Lm以及Coss增大而增大，若保持S3的開通時刻與P1開通時刻一致，則需使P1、P2死區(qū)時間td滿足下式，而若采用所提方法，td則不受tc影響：

td≥To2。（5）

控制時，欠諧振與準諧振運行狀態(tài)下t0與P2的控制脈沖關(guān)斷時刻一致；而過諧振運行狀態(tài)下，t0時刻is并不為0，而is過零點t1時刻無法直接獲取。但由于uAB、uCD時間差dTs與t0-t1時長一致，可用dTs替代t0-t1的時長，從而間接得到is的過零點。

當(dāng)變換器工作在過諧振運行狀態(tài)時，uAB、uCD近似為兩電平方波電壓，其過零點與該電壓的基波分量過零點基本吻合，如圖4所示。圖4中uAB，F(xiàn)、uCD，F(xiàn)分別為uAB、uCD的基波分量，因此可采用基波分析法（first harmonic approximation，F(xiàn)HA）求取dTs。將副邊電路折算至原邊，得到變換器的基波等效電路如圖5所示，Req為負載Ro折算至原邊的等效電阻［24］，可表示為

Req=8n2Roπ2。（6）

因此，過諧振運行狀態(tài)下同步整流開通時刻在t1時刻基礎(chǔ)上，延遲To/2，即在P2下降沿to時刻延遲dTs+To/2，可保證同步整流ZVS實現(xiàn)。

3.2 同步整流關(guān)斷時刻

考慮到同步整流軟開關(guān)的有效范圍與效率，欠諧振和準諧振運行狀態(tài)下，由于變換器的Tr不變，即t0～t2的時間約為Tr/2［16］。因此，在t0時刻延遲Tr/2關(guān)斷S3。

過諧振運行狀態(tài)下，t1～t3的時間為Ts/2，因此，在t1時刻延遲Ts/2關(guān)斷S3，即在to時刻延遲dTs+Ts/2或在P1下降沿延時dTs，可保證實現(xiàn)同步整流ZCS。

綜上，可以得到變換器同步整流管開關(guān)時刻與原邊驅(qū)動信號的時間關(guān)系，如圖6所示。

4 實驗驗證

為驗證上述分析，搭建了如圖7所示的實驗平臺。實驗結(jié)果如圖8～圖11所示。MOSFET為IXTQ52N30P，其寄生電容Coss為550 pF，變換器原邊死區(qū)時間td設(shè)置為400 ns。為降低MOSFET振鈴，在各MOSFET的漏源極并聯(lián)RC吸收電路，其中R為22 Ω/100 MHz磁珠，C為1 nF/1 kV，因此開關(guān)管總寄生電容為1 550 pF。驅(qū)動采用脈沖變壓器方案，驅(qū)動芯片為UCC27324DR，當(dāng)輸入為互補且留有死區(qū)時間的脈沖信號時，高電平輸出為+15 V，死區(qū)時間電平為0，低電平輸出為-15 V，主控芯片為TMS320F28335。其他參數(shù)如表1所示。

4.1 欠諧振同步整流實驗

圖8為欠諧振運行狀態(tài)實驗波形。圖中：VGS，P1、VGS，P2為柵源電壓；VDS，S3為S3漏源電壓。圖8（a）為副邊不控整流的實驗波形。t0至t1時段，由于Coss的影響，VDS，S3并未降至0；t4至t5時段，is與VDS，S3進入寄生振蕩區(qū)，且兩者呈現(xiàn)出非同步振蕩，t0～t1與t4～t5為軟開關(guān)失效區(qū)。is開始增大的時刻與原邊驅(qū)動信號下降沿同步，這與2.1節(jié)分析結(jié)果一致。寄生振蕩區(qū)中，is與VDS，S3的振蕩周期相同，To測量值為660 ns，與式（3）理論計算的659 ns基本吻合。考慮一定的裕量，后續(xù)的同步整流實驗將寄生電容放電時間tc設(shè)置為340 ns。

圖8（b）為欠諧振運行狀態(tài)下，采用所提出同步整流方法的實驗波形，M通道表示is與VDS，S3的乘積，以顯示軟開關(guān)過程。S3在P3下降沿延遲340 ns開通，此刻VDS，S3已降為0，實現(xiàn)了S3的ZVS開通；根據(jù)式（1）計算Tr/2=5.236 μs，S3在P3下降沿延遲5.236 μs關(guān)斷，圖8（b）中S3的關(guān)斷時刻與is降為0的時刻保持一致，實現(xiàn)了S3的ZCS關(guān)斷。

圖9為寄生電容放電時間計算值與實際值的對比，當(dāng)負載為50 Ω與20 Ω兩只電阻并聯(lián)構(gòu)成時，實際最大放電時間為334 ns，與式（3）計算結(jié)果330 ns基本一致，根據(jù)文獻［18］計算結(jié)果為307 ns。由圖9可得，驗證了3.1節(jié)理論的正確性。

4.2 準諧振同步整流實驗

圖10為準諧振運行狀態(tài)實驗波形。其中圖10（a）為副邊不控整流的實驗波形。與欠諧振運行狀態(tài)類似，t0至t1時段為同步整流軟開關(guān)失效區(qū)域。此運行狀態(tài)下的寄生振蕩區(qū)消失。圖10（b）為采用所提出同步整流方法的實驗波形，S3的開通、關(guān)斷均能有效避開同步整流軟開關(guān)的失效區(qū)域，實現(xiàn)軟開關(guān)。

4.3 過諧振同步整流實驗

圖11為過諧振實驗波形。圖11（a）、（b）為副邊不控整流的實驗波形，圖11（a）中，t0至t1時段，VDS，S3=Uo，is逐漸增大，t1時刻is=0；t1至t2時段，由于Coss的影響，VDS，S3開始減小，至t2時刻降至0，與2.2節(jié)過諧振運行狀態(tài)下同步整流ZVS失效區(qū)域的分析一致；同理t3至t4時段與2.2節(jié)過諧振運行狀態(tài)下同步整流的ZCS失效區(qū)域的分析一致。圖11（b）為不控整流時，uAB與uCD時間關(guān)系，fs=150 kHz，由式（10）算得dTs=391 ns，實際測量值為404 ns，兩者相差僅13 ns。

圖11（c）為過諧振運行狀態(tài)下，采用所提出同步整流方法的實驗波形。加上寄生電容放電時間，S3在t0時刻延遲開通時間為dTs+To/2=731 ns；Ts/2≈3.33 μs，S3在t1時刻延遲3.33 μs關(guān)斷。由圖11（b）可見，S3開通時，VDS，S3與is乘積為0，說明開通時刻實現(xiàn)了ZVS；關(guān)斷時刻與is降為0的時刻保持一致，實現(xiàn)了ZCS，有效地避開同步整流軟開關(guān)失效區(qū)域。

圖12為變換器工作在過諧振運行狀態(tài)下，開關(guān)頻率變化時uAB、uCD的時間差dTs理論計算值和實際值的比較，兩者相差僅10 ns左右，對實驗結(jié)果影響較小；圖13為負載變化，開關(guān)頻率fs為140 kHz時，dTs理論計算值與實際值的對比，同樣兩者相差10 ns左右。即使所提方法是基于基波分析法，當(dāng)處于過諧振運行狀態(tài)，偏離諧振點時，仍具有較高的精度。

在同等實驗條件下，對比了無同步整流的傳輸效率，對比結(jié)果如圖14所示。樣機在諧振點處的效率為94.91%，欠諧振和準諧振運行狀態(tài)下相較于不控整流提高1.2%左右，過諧振運行狀態(tài)下提高3%左右。由于欠諧振和準諧振時，若副邊不控整流，體二極管可實現(xiàn)自然ZCS，而過諧振時在電流過零點處，電流變化率較大，體二極管存在較大的反向恢復(fù)損耗。所提方法在3種運行狀態(tài)下均可實現(xiàn)同步整流管的ZVS與ZCS，可有效提高變換器運行效率，且過諧振運行狀態(tài)時效率提升幅度更大。

由于實驗樣機采用普通硅材料MOSFET，且在參數(shù)設(shè)計時并未考慮最優(yōu)設(shè)計，故效率偏低；當(dāng)對參數(shù)進行優(yōu)化或采用SiC材料時，效率可能會進一步提高。

5 結(jié) 論

本文研究了CLLC諧振變換器的同步整流控制策略，在基波阻抗的基礎(chǔ)上，實現(xiàn)了變換器3種運行狀態(tài)下的同/步整流及其軟開關(guān)，通過實驗驗證，得到如下結(jié)論：

1）通過對欠諧振時寄生振蕩區(qū)寄生電容運行狀態(tài)的分析，得到寄生振蕩周期，從而間接得到寄生電容的放電時間。同步整流開通時，在副邊電感電流過零點處增加寄生電容放電延時，可實現(xiàn)零電壓開通。

2）通過基波阻抗得到過諧振時副邊電感電流過零點，可實現(xiàn)同步整流零電壓開通與零電流關(guān)斷，且在偏離諧振點時仍有較高精度。

3）同步整流信號可根據(jù)諧振參數(shù)、開關(guān)頻率和負載情況實時調(diào)整，無需檢測諧振回路高頻信號，即可實現(xiàn)軟開關(guān)，可應(yīng)用于原本并無同步整流控制的雙向CLLC諧振變換器中，僅需更新程序即可。

參 考 文 獻：

［1］ RYU M H， KIM H S， BAEK J W， et al. Effective test bed of 380 V DC distribution system using isolated power converters［J］. IEEE Transactions on Industrial Electronics，2015，62（7）：4525.

［2］ ZHANG Zhengda， LIU Chunhui， WANG Mengzhi， et al. High-efficiency high-power-density CLLC resonant converter with low-stray-capacitance and well-heat-dissipated planar transformer for EV on-board charger［J］. IEEE Transactions on Power Electronics，2020，35（10）：10831.

［3］ HUANG Jingjing， ZHANG Xin， MAO Tian. Multitime scale frequency regulation of a general resonant DC transformer in a hybrid AC/DC microgrid［J］. IEEE Transactions on Industrial Electronics，2021，68（10）：9641.

［4］ HUANG Jingjing， ZHANG Xin， SHUAI Zhikang， et al. Robust circuit parameters design for the CLLC-type DC transformer in the hybrid AC-DC microgrid［J］. IEEE Transactions on Industrial Electronics，2019，66（3）：1906.

［5］ HUANG Jingjing， ZHANG Xin， ZHANG Zhe. Three-step switching frequency selection criteria for the generalized CLLC-type DC transformer in hybrid AC-DC microgrid［J］. IEEE Transactions on Industrial Electronics，2020，67（2）：980.

［6］ 李洪珠， 羅帥. 磁集成雙Buck/Boost-LLC三端口DC-DC變換器［J］.電機與控制學(xué)報， 2022， 26（5）： 125.

LI Hongzhu， LUO Shuai. Magnetically integrated dual Buck/Boost-LLC three-port DC-DC converter［J］. Electric Machines and Control， 2022， 26（5）： 125.

［7］ 何圣仲， 陳宇航， 代東雷， 等. 一種PWM控制寬輸出LLC變換器［J］.電機與控制學(xué)報， 2022， 26（6）： 62.

HE Shengzhong， CHEN Yuhang， DAI Donglei， et al. PWM controlled wide output LLC converter［J］. Electric Machines and Control， 2022， 26（6）： 62.

［8］ 楊玉崗， 侯博譯， 付興武， 等. 一種三相交錯并聯(lián)雙向傳輸CLLLC諧振變換器［J］.電機與控制學(xué)報， 2021， 25（9）： 121.

YANG Yugang， HOU Boyi， FU Xingwu， et al. Three-phase interleaved bidirectional CLLLC resonant converter［J］. Electric Machines and Control，2021， 25（9）： 121.

［9］ PEI Long， JIA Lixin， WANG Laili， et al. A time-domain-model-based digital synchronous rectification algorithm for CLLC resonant converters utilizing a hybrid modulation［J］. IEEE Transactions on Power Electronics，2022，37（3）：2815.

［10］ SANKAR A， MALLIK A， KHALIGH A. Extended harmonics based phase tracking for synchronous rectification in CLLC converters［J］. IEEE Transactions on Industrial Electronics，2019，66（8）：6592.

［11］ BHARDWAJ M， YU Shengyang. Bidirectional CLLLC resonant dual active bridge （DAB） reference design for HEV/EV onboard charger ［EB/OL］. （2019-3-12）［2022-10-20］. https：//www.ti.com/tool/TIDM-02002#design-products.

［12］ ZHOU Xiang， WANG Laili， GAN Yongmei， et al. Accurate analysis and design of the circuit parameters of LLC DC-DC converter with synchronous rectification［J］. IEEE Transactions on Power Electronics，2022，37（12）：15051.

［13］ CHEN Ning， CHEN Min， LI Bodong， et al. Synchronous rectification based on resonant inductor voltage for CLLC bidirectional converter［J］. IEEE Transactions on Power Electronics，2022，37（1）：547.

［14］ GAO Yucheng， SUN Kai， LIN Xiang， et al. A phase-shift-based synchronous rectification scheme for bi-directional high-step-down CLLC resonant converters［C］//2018 IEEE Applied Power Electronics Conference and Exposition （APEC）， April 19， 2018， San Antonio， USA. 2018： 1571.

［15］ LI Bodong， CHEN Min， WANG Xiaoqing， et al. An optimized digital synchronous rectification scheme based on time-domain model of resonant CLLC circuit［J］. IEEE Transactions on Power Electronics，2021，36（9）：10933.

［16］ CHEN Huan， SUN Kai， SHI Haixu， et al. A battery charging method with natural synchronous rectification features for full-bridge CLLC converters［J］. IEEE Transactions on Power Electronics，2022，37（2）：2139.

［17］ LI Haoran， ZHANG Zhiliang， WANG Shengdong， et al. A 300 kHz 6.6 kW SiC bidirectional LLC onboard charger［J］. IEEE Transactions on Industrial Electronics，2020，67（2）：1435.

［18］ 廖嘉睿， 杭麗君， 但志敏， 等. 寬范圍CLLLC雙向同步整流數(shù)字控制方法［J］.電工技術(shù)學(xué)報， 2022， 37（14）： 3632.

LIAO Jiarui， HANG Lijun， DAN Zhimin， et al. Digital control method of wide-range CLLLC bidirectional synchronous rectification［J］．Transactions of China Electrotechnical Society， 2022， 37（14）： 3632．

［19］ LI Haoran， WANG Shengdong， ZHANG Zhiliang， et al. An impedance-based digital synchronous rectifier driving scheme for bidirectional high-voltage SiC LLC converter［J］. IEEE Transactions on Industrial Electronics，2022，69（11）：11314.

［20］ 趙子先， 康龍云， 于瑋， 等. 基于簡化時域模型的CLLC直流變換器參數(shù)設(shè)計［J］.電工技術(shù)學(xué)報， 2022， 37（5）： 1262.

ZHAO Zixain， KANG Longyun， YU Wei， et al. Parameter design method of CLLC DC-DC converter based on simplified time domain model ［J］. Transactions of China Electrotechnical Society. 2022， 37（5）： 1262.

［21］ WEI Yuqi， LUO Quanming， MANTOOTH A. Overview of modulation strategies for LLC resonant converter［J］. IEEE Transactions on Power Electronics，2020，35（10）：10423.

［22］ 陳啟超，紀延超，王建賾，等.MOSFET輸出電容對CLLLC諧振變換器特性影響分析［J］.電工技術(shù)學(xué)報，2015，30（17）： 28.

CHEN Qichao， JI Yanchao， WANG Jianze， et al. Analysis of the influence of MOSFET output capacitance on the bidirectional CLLLC resonant converter［J］. Transactions of China Electrotechnical Society， 2015， 30（17）： 28.

［23］ 呂正，顏湘武. 直流納電網(wǎng)中用于高頻隔離的CLLC型雙向直流變壓器的模態(tài)分析與優(yōu)化設(shè)計［J］. 中國電機工程學(xué)報， 2016， 36（21）： 5922.

L Zheng， YAN Xiangwu. Mode analysis and optimal design of CLLC-Type bidirectional DC-DC transformers for high-frequency isolation in DC nanogrid［J］. Proceeding of the CSEE， 2016， 36（21）： 5922.

［24］ 何圣仲， 代東雷， 周柬成. 一種多模式變頻寬輸出LLC變換器［J］.電機與控制學(xué)報， 2021， 25（2）： 4.

HE Shengzhong， DAI Donglei， ZHOU Jiancheng. Multi-mode variable frequency wide output LLC converter［J］. Electric Machines and Control， 2021， 25（2）： 4.

（編輯：劉琳琳）

收稿日期： 2022-10-21

基金項目：河南省自然科學(xué)基金（212300410147）；河南省高校基本科研業(yè)務(wù)費專項資金（NSFRF210423）；河南省科技攻關(guān)項目（202102210294）

作者簡介：張國澎（1981—），男，博士，副教授，研究方向為大功率電力電子變換器；

孫新迪（1996—），男，碩士研究生，研究方向為CLLC諧振變換器；

王 浩（1988—），男，博士，講師，研究方向為電力電子變壓器及控制；

劉永輝（1996—），男，碩士研究生，研究方向為微電網(wǎng)并離網(wǎng)切換；

陶海軍（1980—），男，博士，副教授，研究方向為大功率開關(guān)電源及其控制；

黃鷺鷺（1994—），男，碩士，工程師，研究方向為大功率電力電子變換技術(shù)。

通信作者：孫新迪