數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ匠跆?/h1>
2015-09-23 19:07:02趙立輝
卷宗 2015年9期
趙立輝
摘 要：本文首先指出了當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)課程單一實(shí)驗(yàn)?zāi)Ｊ酱嬖诘膯栴}，闡述了這種單一的實(shí)驗(yàn)?zāi)Ｊ酱嬖诘谋锥恕＿M(jìn)而提出了改進(jìn)模式，即數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ健＿@種三位一體的立體實(shí)驗(yàn)?zāi)Ｊ綇氐捉鉀Q了當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)單一模式中存在的問題，能夠充分發(fā)揮學(xué)生的主觀能動(dòng)性，切實(shí)提高學(xué)生的動(dòng)手能力，使學(xué)生能更好、更快地掌握數(shù)字電子技術(shù)的理論并付諸實(shí)踐，為今后學(xué)習(xí)其它課程打下堅(jiān)實(shí)的基礎(chǔ)。
關(guān)鍵詞：數(shù)字電子技術(shù)；立體實(shí)驗(yàn)?zāi)Ｊ?/p>
1 問題的提出
當(dāng)前，在幾乎所有的高校電氣、自動(dòng)化和計(jì)算機(jī)類專業(yè)中都開設(shè)了《數(shù)字電子技術(shù)》課程，它是電氣、自動(dòng)化和計(jì)算機(jī)類專業(yè)的基礎(chǔ)課程。這門課程的實(shí)踐性較強(qiáng)，學(xué)生不僅要學(xué)習(xí)相關(guān)的理論知識，而且還要通過大量的實(shí)驗(yàn)才能掌握其精髓。
目前，這門課程的實(shí)驗(yàn)大多數(shù)是采用硬布線的方式。即在數(shù)字電子技術(shù)實(shí)驗(yàn)箱上利用小規(guī)模集成電路搭設(shè)起一個(gè)電路，開關(guān)量、脈沖信號等作為輸入，發(fā)光二極管、七段數(shù)碼管等作為輸出觀察結(jié)果。這是一種傳統(tǒng)的數(shù)字電子技術(shù)實(shí)驗(yàn)?zāi)Ｊ剑容^單一。存在的問題是：
1） 學(xué)生在做比較復(fù)雜的實(shí)驗(yàn)時(shí)連線過多，如果有一根線連接錯(cuò)誤或少接一根線就會(huì)造成實(shí)驗(yàn)不能成功。
2） 學(xué)生檢查實(shí)驗(yàn)連線非常繁瑣。
3） 如果一個(gè)小規(guī)模集成電路中的個(gè)別門電路損壞，學(xué)生無法檢查，導(dǎo)致實(shí)驗(yàn)不能按時(shí)做完。
4） 學(xué)生一般是在大二上學(xué)期開設(shè)本門課程，在之前無相關(guān)的實(shí)驗(yàn)經(jīng)驗(yàn)，造成實(shí)驗(yàn)時(shí)間經(jīng)常推遲。
5） 每年需要補(bǔ)充購買元器件、導(dǎo)線、芯片等實(shí)驗(yàn)耗材。
6） 這種實(shí)驗(yàn)?zāi)Ｊ街荒芡瓿尚⌒碗娐返脑O(shè)計(jì)，它不能滿足課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)或大規(guī)模電路設(shè)計(jì)的需要。
總之，這種實(shí)驗(yàn)?zāi)Ｊ降娜秉c(diǎn)是：效率低、效果差、花費(fèi)時(shí)間長、實(shí)驗(yàn)耗材多。
那么怎樣解決這些問題呢？
針對當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)課程單一實(shí)驗(yàn)?zāi)Ｊ酱嬖诘膯栴}和弊端。我們提出了改進(jìn)模式，即數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ健＿@種三位一體的立體實(shí)驗(yàn)?zāi)Ｊ綇氐捉鉀Q了當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)單一模式中存在的問題，能夠充分發(fā)揮學(xué)生的主觀能動(dòng)性，切實(shí)提高學(xué)生的動(dòng)手能力，使學(xué)生能更好、更快地掌握數(shù)字電子技術(shù)的理論并付諸實(shí)踐，為今后學(xué)習(xí)其它課程打下堅(jiān)實(shí)的基礎(chǔ)。
2 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ?/p>
2.1 什么是數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ?/p>
所謂的數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ绞侵冈诒Ａ魝鹘y(tǒng)單一實(shí)驗(yàn)?zāi)Ｊ降幕A(chǔ)之上，加上Proteus制圖與仿真和基于VHDL/Verilog 硬件描述語言的EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)構(gòu)成的三位一體的數(shù)字電子技術(shù)實(shí)驗(yàn)?zāi)Ｊ健?/p>
2.2 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ降膬?yōu)點(diǎn)
1） 引入Proteus制圖與仿真實(shí)驗(yàn)?zāi)Ｊ降睦碛?/p>
Proteus軟件提供了完備的模擬電路、數(shù)字電路、小規(guī)模集成電路、51單片機(jī)乃至ARM元件庫，實(shí)現(xiàn)了從繪制電路圖到仿真的全過程。學(xué)生只需在自己的電腦上安裝Proteus軟件，不用進(jìn)實(shí)驗(yàn)室即可完成電路的設(shè)計(jì)、制圖和仿真，在時(shí)間和地點(diǎn)上無任何限制，為學(xué)生實(shí)驗(yàn)提供了極大的便利；學(xué)生無須購買任何元器件，實(shí)驗(yàn)成本為零；電路可任意修改、完善與擴(kuò)充，消除了硬布線模式連線不易修改、不易查找等弊病。這種實(shí)驗(yàn)?zāi)Ｊ阶钸m合用在實(shí)驗(yàn)的第一階段，即教師布置實(shí)驗(yàn)任務(wù)，學(xué)生在自己的電腦上用Proteus軟件設(shè)計(jì)、繪圖和仿真。這樣做的好處是學(xué)生進(jìn)入實(shí)驗(yàn)室之前就已經(jīng)對要做的實(shí)驗(yàn)有了一個(gè)充分的了解，再用其它模式做實(shí)驗(yàn)就會(huì)收到事半功倍的效果。
2） 引入基于VHDL/Verilog 硬件描述語言的EDA（電子設(shè)計(jì)自動(dòng)化）實(shí)驗(yàn)?zāi)Ｊ降睦碛?/p>
EDA（電子設(shè)計(jì)自動(dòng)化）實(shí)驗(yàn)?zāi)Ｊ揭彩轻槍τ膊季€模式的弊病而提出的。它使用VHDL或Verilog作為 硬件描述語言，用軟件的方式來描述硬件電路，然后把電路下載到可編程邏輯器件進(jìn)行仿真和模擬。這種方式介于Proteus實(shí)驗(yàn)?zāi)Ｊ胶陀膊季€模式之間，具有這兩種方式的優(yōu)點(diǎn)，前期部分類似于Proteus實(shí)驗(yàn)?zāi)Ｊ剑笃诓糠诸愃朴谟膊季€模式。
3） 保留傳統(tǒng)單一實(shí)驗(yàn)?zāi)Ｊ降睦碛?/p>
不管是Proteus實(shí)驗(yàn)?zāi)Ｊ竭€是EDA實(shí)驗(yàn)?zāi)Ｊ剑己蛯?shí)際電路有一定的誤差，所以有充分的理由保留傳統(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ健?/p>
4） 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ降膬?yōu)點(diǎn)
數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ骄褪菍roteus實(shí)驗(yàn)?zāi)Ｊ健DA實(shí)驗(yàn)?zāi)Ｊ胶蛡鹘y(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ接袡C(jī)地結(jié)合在一起，為學(xué)生提供了多種實(shí)驗(yàn)?zāi)Ｊ竭x擇。一般地說，Proteus實(shí)驗(yàn)?zāi)Ｊ竭m合學(xué)生在業(yè)余時(shí)間、課外進(jìn)行（第一階段）；傳統(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ竭m合學(xué)生在實(shí)驗(yàn)室進(jìn)行（第二階段）；EDA實(shí)驗(yàn)?zāi)Ｊ竭m合學(xué)生設(shè)計(jì)大規(guī)模電路時(shí)使用，比如畢業(yè)設(shè)計(jì)或課程設(shè)計(jì)（第三階段）。
3 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中的可行性分析
現(xiàn)在的大學(xué)生一般都有電腦，學(xué)校一般都配備有微機(jī)實(shí)驗(yàn)室，所以Proteus實(shí)驗(yàn)?zāi)Ｊ降臈l件能夠滿足；在學(xué)校的硬件技術(shù)實(shí)驗(yàn)室一般都配備了數(shù)字電子實(shí)驗(yàn)實(shí)驗(yàn)設(shè)備，EDA實(shí)驗(yàn)?zāi)Ｊ胶蛡鹘y(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ娇梢栽趯?shí)驗(yàn)室進(jìn)行。因此數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中是可行的。
4 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中的實(shí)踐性報(bào)告
我們從2013年起開始進(jìn)行數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ礁母锖吞剿鳎?jīng)過兩年的實(shí)踐，收到了很好的效果。學(xué)生經(jīng)過立體實(shí)驗(yàn)?zāi)Ｊ降挠?xùn)練，很好地掌握了理論知識，動(dòng)手能力和前面幾屆相比有了顯著的提高。
5 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中發(fā)現(xiàn)的問題
1） 大多數(shù)學(xué)生能夠在課外業(yè)余時(shí)間利用Proteus完成電路的設(shè)計(jì)、繪制和仿真，為下一階段到實(shí)驗(yàn)室進(jìn)行硬布線或EDA做好了準(zhǔn)備。但是有少數(shù)同學(xué)并沒有完成這一階段的任務(wù)，這樣在實(shí)驗(yàn)室要花很長的時(shí)間才能完成實(shí)驗(yàn)。
2） EDA實(shí)驗(yàn)?zāi)Ｊ叫枰獙W(xué)生掌握VHDL或Verilog 硬件描述語言的語法，因?yàn)閿?shù)字電子技術(shù)理論學(xué)時(shí)的限制，不可能單獨(dú)講授VHDL或Verilog，學(xué)生如果有C語言的基礎(chǔ)，可以自學(xué)。所以應(yīng)該提前讓學(xué)生用業(yè)余時(shí)間自學(xué)VHDL或Verilog，在理論課結(jié)束后的課程設(shè)計(jì)時(shí)使用EDA實(shí)驗(yàn)?zāi)Ｊ奖容^合適。
3） 購買數(shù)字電子實(shí)驗(yàn)設(shè)備時(shí)要求能夠同時(shí)滿足實(shí)現(xiàn)硬布線和EDA實(shí)驗(yàn)?zāi)Ｊ健?/p>
6 結(jié)語
數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ浇Y(jié)合了三種實(shí)驗(yàn)?zāi)Ｊ降膬?yōu)點(diǎn)，克服了單一實(shí)驗(yàn)?zāi)Ｊ降谋锥恕Ｔ趯?shí)踐中得到了很好的效果，值得在高校數(shù)字電子技術(shù)實(shí)驗(yàn)方面推廣。
參考文獻(xiàn)
[1] 張靖武 周靈彬. 單片機(jī)系統(tǒng)的PROTEUS設(shè)計(jì)與仿真.電子工業(yè)出版社 [M].北京：2007.
[2] 徐惠民 安德寧. 數(shù)字邏輯設(shè)計(jì)與VHDL描述.機(jī)械工業(yè)出版社 [M].北京：2002.
猜你喜歡
記一次有趣的實(shí)驗(yàn)小獼猴智力畫刊(2022年9期)2022-11-04 02:31:42 數(shù)字圖像處理課程混合式教學(xué)改革與探索內(nèi)蒙古教育(2021年20期)2021-03-08 01:09:14 軟件設(shè)計(jì)與開發(fā)實(shí)踐課程探索與實(shí)踐計(jì)算機(jī)教育(2020年5期)2020-07-24 08:53:38 為什么要學(xué)習(xí)HAA課程？家庭影院技術(shù)(2019年11期)2019-12-09 09:14:30 做個(gè)怪怪長實(shí)驗(yàn)小哥白尼(趣味科學(xué))(2019年6期)2019-10-10 01:01:50 趕不走的學(xué)生作文世界(小學(xué)版)(2018年4期)2018-10-16 17:13:34 學(xué)生寫話快樂作文·低年級(2016年12期)2017-01-03 20:52:44 NO與NO2相互轉(zhuǎn)化實(shí)驗(yàn)的改進(jìn)發(fā)明與創(chuàng)新(2016年38期)2016-08-22 03:02:52 實(shí)踐十號上的19項(xiàng)實(shí)驗(yàn)太空探索(2016年5期)2016-07-12 15:17:55 學(xué)生寫的話快樂作文·低年級(2016年6期)2016-06-24 18:58:40
趙立輝
摘 要：本文首先指出了當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)課程單一實(shí)驗(yàn)?zāi)Ｊ酱嬖诘膯栴}，闡述了這種單一的實(shí)驗(yàn)?zāi)Ｊ酱嬖诘谋锥恕＿M(jìn)而提出了改進(jìn)模式，即數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ健＿@種三位一體的立體實(shí)驗(yàn)?zāi)Ｊ綇氐捉鉀Q了當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)單一模式中存在的問題，能夠充分發(fā)揮學(xué)生的主觀能動(dòng)性，切實(shí)提高學(xué)生的動(dòng)手能力，使學(xué)生能更好、更快地掌握數(shù)字電子技術(shù)的理論并付諸實(shí)踐，為今后學(xué)習(xí)其它課程打下堅(jiān)實(shí)的基礎(chǔ)。
關(guān)鍵詞：數(shù)字電子技術(shù)；立體實(shí)驗(yàn)?zāi)Ｊ?/p>
1 問題的提出
當(dāng)前，在幾乎所有的高校電氣、自動(dòng)化和計(jì)算機(jī)類專業(yè)中都開設(shè)了《數(shù)字電子技術(shù)》課程，它是電氣、自動(dòng)化和計(jì)算機(jī)類專業(yè)的基礎(chǔ)課程。這門課程的實(shí)踐性較強(qiáng)，學(xué)生不僅要學(xué)習(xí)相關(guān)的理論知識，而且還要通過大量的實(shí)驗(yàn)才能掌握其精髓。
目前，這門課程的實(shí)驗(yàn)大多數(shù)是采用硬布線的方式。即在數(shù)字電子技術(shù)實(shí)驗(yàn)箱上利用小規(guī)模集成電路搭設(shè)起一個(gè)電路，開關(guān)量、脈沖信號等作為輸入，發(fā)光二極管、七段數(shù)碼管等作為輸出觀察結(jié)果。這是一種傳統(tǒng)的數(shù)字電子技術(shù)實(shí)驗(yàn)?zāi)Ｊ剑容^單一。存在的問題是：
1） 學(xué)生在做比較復(fù)雜的實(shí)驗(yàn)時(shí)連線過多，如果有一根線連接錯(cuò)誤或少接一根線就會(huì)造成實(shí)驗(yàn)不能成功。
2） 學(xué)生檢查實(shí)驗(yàn)連線非常繁瑣。
3） 如果一個(gè)小規(guī)模集成電路中的個(gè)別門電路損壞，學(xué)生無法檢查，導(dǎo)致實(shí)驗(yàn)不能按時(shí)做完。
4） 學(xué)生一般是在大二上學(xué)期開設(shè)本門課程，在之前無相關(guān)的實(shí)驗(yàn)經(jīng)驗(yàn)，造成實(shí)驗(yàn)時(shí)間經(jīng)常推遲。
5） 每年需要補(bǔ)充購買元器件、導(dǎo)線、芯片等實(shí)驗(yàn)耗材。
6） 這種實(shí)驗(yàn)?zāi)Ｊ街荒芡瓿尚⌒碗娐返脑O(shè)計(jì)，它不能滿足課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)或大規(guī)模電路設(shè)計(jì)的需要。
總之，這種實(shí)驗(yàn)?zāi)Ｊ降娜秉c(diǎn)是：效率低、效果差、花費(fèi)時(shí)間長、實(shí)驗(yàn)耗材多。
那么怎樣解決這些問題呢？
針對當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)課程單一實(shí)驗(yàn)?zāi)Ｊ酱嬖诘膯栴}和弊端。我們提出了改進(jìn)模式，即數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ健＿@種三位一體的立體實(shí)驗(yàn)?zāi)Ｊ綇氐捉鉀Q了當(dāng)前數(shù)字電子技術(shù)實(shí)驗(yàn)單一模式中存在的問題，能夠充分發(fā)揮學(xué)生的主觀能動(dòng)性，切實(shí)提高學(xué)生的動(dòng)手能力，使學(xué)生能更好、更快地掌握數(shù)字電子技術(shù)的理論并付諸實(shí)踐，為今后學(xué)習(xí)其它課程打下堅(jiān)實(shí)的基礎(chǔ)。
2 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ?/p>
2.1 什么是數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ?/p>
所謂的數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ绞侵冈诒Ａ魝鹘y(tǒng)單一實(shí)驗(yàn)?zāi)Ｊ降幕A(chǔ)之上，加上Proteus制圖與仿真和基于VHDL/Verilog 硬件描述語言的EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)構(gòu)成的三位一體的數(shù)字電子技術(shù)實(shí)驗(yàn)?zāi)Ｊ健?/p>
2.2 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ降膬?yōu)點(diǎn)
1） 引入Proteus制圖與仿真實(shí)驗(yàn)?zāi)Ｊ降睦碛?/p>
Proteus軟件提供了完備的模擬電路、數(shù)字電路、小規(guī)模集成電路、51單片機(jī)乃至ARM元件庫，實(shí)現(xiàn)了從繪制電路圖到仿真的全過程。學(xué)生只需在自己的電腦上安裝Proteus軟件，不用進(jìn)實(shí)驗(yàn)室即可完成電路的設(shè)計(jì)、制圖和仿真，在時(shí)間和地點(diǎn)上無任何限制，為學(xué)生實(shí)驗(yàn)提供了極大的便利；學(xué)生無須購買任何元器件，實(shí)驗(yàn)成本為零；電路可任意修改、完善與擴(kuò)充，消除了硬布線模式連線不易修改、不易查找等弊病。這種實(shí)驗(yàn)?zāi)Ｊ阶钸m合用在實(shí)驗(yàn)的第一階段，即教師布置實(shí)驗(yàn)任務(wù)，學(xué)生在自己的電腦上用Proteus軟件設(shè)計(jì)、繪圖和仿真。這樣做的好處是學(xué)生進(jìn)入實(shí)驗(yàn)室之前就已經(jīng)對要做的實(shí)驗(yàn)有了一個(gè)充分的了解，再用其它模式做實(shí)驗(yàn)就會(huì)收到事半功倍的效果。
2） 引入基于VHDL/Verilog 硬件描述語言的EDA（電子設(shè)計(jì)自動(dòng)化）實(shí)驗(yàn)?zāi)Ｊ降睦碛?/p>
EDA（電子設(shè)計(jì)自動(dòng)化）實(shí)驗(yàn)?zāi)Ｊ揭彩轻槍τ膊季€模式的弊病而提出的。它使用VHDL或Verilog作為 硬件描述語言，用軟件的方式來描述硬件電路，然后把電路下載到可編程邏輯器件進(jìn)行仿真和模擬。這種方式介于Proteus實(shí)驗(yàn)?zāi)Ｊ胶陀膊季€模式之間，具有這兩種方式的優(yōu)點(diǎn)，前期部分類似于Proteus實(shí)驗(yàn)?zāi)Ｊ剑笃诓糠诸愃朴谟膊季€模式。
3） 保留傳統(tǒng)單一實(shí)驗(yàn)?zāi)Ｊ降睦碛?/p>
不管是Proteus實(shí)驗(yàn)?zāi)Ｊ竭€是EDA實(shí)驗(yàn)?zāi)Ｊ剑己蛯?shí)際電路有一定的誤差，所以有充分的理由保留傳統(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ健?/p>
4） 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ降膬?yōu)點(diǎn)
數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ骄褪菍roteus實(shí)驗(yàn)?zāi)Ｊ健DA實(shí)驗(yàn)?zāi)Ｊ胶蛡鹘y(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ接袡C(jī)地結(jié)合在一起，為學(xué)生提供了多種實(shí)驗(yàn)?zāi)Ｊ竭x擇。一般地說，Proteus實(shí)驗(yàn)?zāi)Ｊ竭m合學(xué)生在業(yè)余時(shí)間、課外進(jìn)行（第一階段）；傳統(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ竭m合學(xué)生在實(shí)驗(yàn)室進(jìn)行（第二階段）；EDA實(shí)驗(yàn)?zāi)Ｊ竭m合學(xué)生設(shè)計(jì)大規(guī)模電路時(shí)使用，比如畢業(yè)設(shè)計(jì)或課程設(shè)計(jì)（第三階段）。
3 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中的可行性分析
現(xiàn)在的大學(xué)生一般都有電腦，學(xué)校一般都配備有微機(jī)實(shí)驗(yàn)室，所以Proteus實(shí)驗(yàn)?zāi)Ｊ降臈l件能夠滿足；在學(xué)校的硬件技術(shù)實(shí)驗(yàn)室一般都配備了數(shù)字電子實(shí)驗(yàn)實(shí)驗(yàn)設(shè)備，EDA實(shí)驗(yàn)?zāi)Ｊ胶蛡鹘y(tǒng)的硬布線實(shí)驗(yàn)?zāi)Ｊ娇梢栽趯?shí)驗(yàn)室進(jìn)行。因此數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中是可行的。
4 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中的實(shí)踐性報(bào)告
我們從2013年起開始進(jìn)行數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ礁母锖吞剿鳎?jīng)過兩年的實(shí)踐，收到了很好的效果。學(xué)生經(jīng)過立體實(shí)驗(yàn)?zāi)Ｊ降挠?xùn)練，很好地掌握了理論知識，動(dòng)手能力和前面幾屆相比有了顯著的提高。
5 數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ皆诮虒W(xué)中發(fā)現(xiàn)的問題
1） 大多數(shù)學(xué)生能夠在課外業(yè)余時(shí)間利用Proteus完成電路的設(shè)計(jì)、繪制和仿真，為下一階段到實(shí)驗(yàn)室進(jìn)行硬布線或EDA做好了準(zhǔn)備。但是有少數(shù)同學(xué)并沒有完成這一階段的任務(wù)，這樣在實(shí)驗(yàn)室要花很長的時(shí)間才能完成實(shí)驗(yàn)。
2） EDA實(shí)驗(yàn)?zāi)Ｊ叫枰獙W(xué)生掌握VHDL或Verilog 硬件描述語言的語法，因?yàn)閿?shù)字電子技術(shù)理論學(xué)時(shí)的限制，不可能單獨(dú)講授VHDL或Verilog，學(xué)生如果有C語言的基礎(chǔ)，可以自學(xué)。所以應(yīng)該提前讓學(xué)生用業(yè)余時(shí)間自學(xué)VHDL或Verilog，在理論課結(jié)束后的課程設(shè)計(jì)時(shí)使用EDA實(shí)驗(yàn)?zāi)Ｊ奖容^合適。
3） 購買數(shù)字電子實(shí)驗(yàn)設(shè)備時(shí)要求能夠同時(shí)滿足實(shí)現(xiàn)硬布線和EDA實(shí)驗(yàn)?zāi)Ｊ健?/p>
6 結(jié)語
數(shù)字電子技術(shù)立體實(shí)驗(yàn)?zāi)Ｊ浇Y(jié)合了三種實(shí)驗(yàn)?zāi)Ｊ降膬?yōu)點(diǎn)，克服了單一實(shí)驗(yàn)?zāi)Ｊ降谋锥恕Ｔ趯?shí)踐中得到了很好的效果，值得在高校數(shù)字電子技術(shù)實(shí)驗(yàn)方面推廣。
參考文獻(xiàn)
[1] 張靖武 周靈彬. 單片機(jī)系統(tǒng)的PROTEUS設(shè)計(jì)與仿真.電子工業(yè)出版社 [M].北京：2007.
[2] 徐惠民 安德寧. 數(shù)字邏輯設(shè)計(jì)與VHDL描述.機(jī)械工業(yè)出版社 [M].北京：2002.
猜你喜歡
小獼猴智力畫刊(2022年9期)2022-11-04 02:31:42
內(nèi)蒙古教育(2021年20期)2021-03-08 01:09:14
計(jì)算機(jī)教育(2020年5期)2020-07-24 08:53:38
家庭影院技術(shù)(2019年11期)2019-12-09 09:14:30
小哥白尼(趣味科學(xué))(2019年6期)2019-10-10 01:01:50
作文世界(小學(xué)版)(2018年4期)2018-10-16 17:13:34
快樂作文·低年級(2016年12期)2017-01-03 20:52:44
發(fā)明與創(chuàng)新(2016年38期)2016-08-22 03:02:52
太空探索(2016年5期)2016-07-12 15:17:55
快樂作文·低年級(2016年6期)2016-06-24 18:58:40
